Global Sources
電子工程專輯
 
電子工程專輯 > 測試與測量
 
 
測試與測量  

多晶片封裝的發展趨勢

上網時間: 2000年07月03日     打印版  Bookmark and Share  字型大小:  

關鍵字:amkor  晶圓級  wafer level  封裝形式  packaging 

Lee Smith

Amkor Technology

目前晶圓級封裝(WLP)技術已引起了許多開發商和投資者的注意,本文主要討論WLP和多晶片封裝技術的發展機遇與面臨的挑戰。

先進半導體封裝技術在過去二十年間取得了長足的發展,在今後二十年?,預計還會出現更加積極的成長以及更大的投資和新一輪技術進步。以前後二十年為一個階段進行回顧與展望非常重要,因為封裝技術更新每十年發生一次──比如八十年代的SMT到九十年代的面陣列技術。預測今後二十年?哪一種封裝技術會取得成功應用或者會被淘汰不是一件簡單的工作,因為這不僅需要總結過去,而且還要清楚地了解未來的應用情況。在對過去進行回顧時,應考慮某些主要的封裝變化階段,特別是曾對業界的進步做出過貢獻的那些階段。

  • 倒裝晶片技術(FC)

  • 表面貼裝技術(SMT)

  • 多晶片組件(MCM)

  • 面陣列技術,包括針柵格陣列(PGA)、球柵格陣列(BGA)及晶片級封裝(CSP)

展望未來時,除了掌握發展趨勢,還必須要考慮各種各樣的可能變化,不同的應用場合與不同的器件需要不同的封裝、互連或整合方式,同時還要預計技術在成本和性能方面是否能不斷提高。


圖1:SMT和面陣列封裝技術減少了通孔封裝的市場份額。

圖1是半導體封裝的發展趨勢示意圖,可以看到,SMT及其向面陣列技術的發展抑制了裸晶片在小型產品中的應用。

歷史回顧

上面四種封裝中有兩種沒有取得預期的廣泛使用,弄清楚它們為什麼沒有能夠得到推廣就可以推知目前正在發展的封裝技術的情況。

倒裝晶片:自從60年代開發出以來,倒裝晶片技術一直沒能取得突破。這有許多商業與技術方面的原因。對几十年來倒裝晶片技術進行深入的市場和技術研究調查,可以總結出下面几點,表明為什麼在巨大的市場?,倒裝晶片器件只能保持住原先份額的95%。

1.倒裝晶片市場的80%是用於先進矽片器件,而這些半導體生產商不敢在其產品上採用還未開發完成的倒裝晶片結構。

2.供應商們仍在開發新型倒裝晶片技術以將其應用於先進的矽片上,這些技術由於器件或最終應用不同而有很大的不同。

3.配套服務的品質,特別是凸點製作品質,一直較差。

4.許多公司不能提供從凸點製作到背研(back-grind)、組裝以及測試等整套服務。

5.目前還不明確誰能夠成為模組倒裝晶片市場的主導,是SMT合約製造商、大型封裝企業還是小型的產品封裝公司?

6.倒裝晶片技術中各種凸點技術與間距都一直在迅速發展,但卻缺乏標準。

7.倒裝晶片本身是一種非標準器件,但是為保証多供貨渠道的一致性以降低成本,需要制訂工業標準。

總之,市場研究公司Prismark及工商業巨頭們相信倒裝晶片將會在商用市場上獲得巨大發展,尤其是帶封裝倒裝晶片(FCIP)和WLP配置。必須要看到WLP與倒裝晶片技術的相似性,這樣有助於預測WLP的潛在發展趨勢、最適合的應用以及有關的使用上的問題等。

MCM:MCM技術在八十年代和九十年代初還只是人們的一種期望或者幻想,它也遇到許多倒裝晶片發展過程中面臨的類似情況。MCM同樣遇到了使用的局限性和較高的成本的問題如高密度基板、預知良品(KGD)、連續生產及組裝技術等都對其廣泛適用性有著不利影響。眾所周知,大部份傳統MCM都是作為高成本高性能器件而用於軍用及高端電腦應用中。

未來二十年

許多重要應用都要求半導體及封裝形式進行改進,使其能保持繼續發展。為使可攜設備的尺寸、重量、功耗及成本不斷降低,OEM及半導體供應商一直在不斷開發先進的封裝技術,以達到更高的系統或矽片整合水平。初期的目標是根據特殊器件與應用需要開發出合格的新型封裝技術,許多專家將其描述為“特定應用封裝形式”時代。“組裝與封裝形式是連接矽片與電路系統的橋梁,在工業生產中,人們越來越清楚地意識到組裝與封裝形式已成為產品開發的分水嶺。封裝設計與製作在系統應用中逐漸會更加重要,它不再僅僅只是保護IC,同時還是系統設計者確保其產品形式和功能的一個主要因素,因為現代產品已由消費類轉向了要求更高的如高端工作站之類的產品。”(《國際半導體技術進展》組裝與封裝形式部份,1999年出版)

作為現代系統設計者,必須要考慮用不同的方式提高系統和矽片的整合度,至少有三種常用技術方法:

系統級晶片(SoC):SoC是半導體行業?ASIC和知識產權技術領先廠商們的一種流行做法,SoC發展潛力巨大,但是相關的NRE、光罩和小尺寸器件的製作及設備成本也相當高,因此OEM廠商(SoC用戶)和SoC供應商都認為SoC可用或最終應用範圍會比最初預期要小。同時SoC的面市時間壓力非常大,因此許多OEM廠商和供應商都感到解決記憶體、RF及混合信號整合要求的最佳方法(至少在近期)是藉由封裝整合或者系統級封裝(SIP)技術。

晶圓級封裝(WLP):WLP是一種常用的提高矽片整合度的方法。促使WLP向高水平發展的工業需求與趨勢包括:

  • 降低測試成本,特別是先進記憶體件

  • 藉由批量生產晶圓降低封裝成本

  • 降低引線電感,提高電容特性

  • 藉由採用晶圓貼裝降低PCB組裝成本

  • 改良裸片背面與發熱球處的散熱通道

  • 降低貼裝高度,實現真正的晶片尺寸貼裝

在降低測試成本方面,晶圓級測試具有降低成本的潛力,並且用大型測試儀測試時產量很高。另外同時還在開發器件電氣可靠性篩選,用來替代老化。但是WLP技術目前還有一些問題,限制了倒裝晶片的應用。這些困難有:

  • 那些非常吸引人的專用技術需要對供應渠道作垂直整合或聯合開發

  • 如果不使用底部填充材料或不限制使用非常小的裸片尺寸,則次級焊點的疲勞壽命可靠性會很差

  • 缺少工業外部尺寸標準,不能實現多渠道材料與設備供應

  • 特別適於高產量晶圓和高密度裸片晶圓的生產

  • WLP採用內向焊點,其間距密度取決於產品線路板的承受能力

  • 對WLP間距的優化並不支持諸如高級記憶體之類換代後晶片尺寸會急劇縮小的器件

  • 這些新技術與基礎設備需要很高的投入,其投資回報要求產品要有較長生命周期


表1:2001年晶圓級封裝器件展望。

表1列出了2001年WLP可能的應用概況,對於先進記憶體件,目前的WLP需要一段漫長的時間才能清楚地顯現出能為市場所接受的種種優點。

系統級封裝(SIP):SIP又稱為系統整合封裝,包括用於地址子系統或功能整合中的封裝技術。其最大的缺點是該方法是一種剛剛出現的新方法,尚未得到廣泛應用,相比之下,現行的組裝技術有現成的供貨渠道與基礎結構。因此和技術相比,投資與應用訣竅才是應用面臨的較重要的問題。SIP有三種主要方法,第一種是無源和分立元件與有源IC的整合,這就是早期的微組件技術,適用於無線和RF領域所需的整合封裝;第二種是3D封裝技術,即在一個封裝中將多個封裝或多個晶片層疊;第三種是將電源與地線的佈線與晶片分開,與某種WLP再分配技術一起用於FCIP解決方案。因為這些整合方法可以提高子系統的價值,因此受到廣泛關注並被大量採用。

小型化

從系統外形的發展趨勢來看,只有TV熒光屏、PC顯示器和平板顯示器是唯一希望越來越大的電子裝置,大多數其它設備則在當今日益成長的移動數位環境下將會不斷縮小。顯然,能夠實現小型化的先進封裝技術可以使可攜式及高密度產品大大增值。SHARP公司的Morihiro Kada設計了一種新的“矽效率”概念方法(圖2),


圖2:現在的WLP技術已達到了100%矽效率水平,而在一個封裝內將三個晶片層疊的3D封裝技術矽效率已接近200%。

對能夠實現小型化的封裝技術進行計量,它定義為矽片面積與封裝面積(或產品在線路板上占用面積)之比。由於WLP本身存在的缺陷以及像CSP層疊技術這樣較高的矽效率方案已更為人們所掌握和應用,因此在尋求更高整合度時,WLP需要將總成本降低才能確保能夠在系統設計中得到應用。例如,與裸片或WLP方法相比,目前的行動電話中3D封裝具有更高的組裝密度。

降低成本

先進的記憶體(特別是DRAM)中,晶圓級測試及老化過程都會增加WLP總成本,但問題是目前的晶圓級測試和老化又是專門用於高端微處理器封裝的。因此,從技術預測的觀點來看,WLP很有可能會遇到過去三十年?倒裝晶片所面臨的同樣的難題。目前WLP技術之所以被採納是因其有以下特點:

  • 在引線數很少時裸片尺寸很小

  • 是一種大批量、低成本及相對穩定的器件,與分立半導體器件相比,封裝性能比复合IC更好

  • 易於從總量減少的供應商處得到供貨,對這些低成本器件來說其他供應問題對產品的利潤也非常重要


表2:WLP技術分類。

表2將目前(以及正在開發)的二十多種WLP技術分成四類進行說明。

技術融合

未來的二十年將是半導體封裝工業最令人激動的時刻,產業界、OEM和IDM(整合器件製造商)都將封裝看作一種實用技術。要確保新技術能盡早採用,需要一些特定應用封裝來保証新的先進封裝技術開發和定位都準確。在當前大量採用多種封裝形式情況下,廣泛推行(目的或增值特性都不明確的)先進技術將非常困難而且效率也會很低。我們必須首先開發出平台技術與專業應用技術,這是一個封裝技術融合與共存的時代(圖3)。


圖3:基於目標應用和器件的要求在子系統功能基礎上開發出來的先進封裝技術必將贏得市場。

先進的封裝技術還會將功能進一步整合,並藉由降低單位面積PCB上每個焊盤的成本使其更具有經濟性。換句話說,就是降低手持式系統每立方厘米內每個焊點的成本。

欲了解更多資訊,請聯繫作者Lee Smith。

E-mail: lsmit@amkor.com; fax: 1-480-8212389


網址推薦:

利用超聲波壓焊方法進行連接

盡管有別的多種連接方式,但是,超聲波壓焊在這些連接方法中占有絕對優勢。因此超聲波壓焊將繼續成為初級內部互連首先選用的裝配方法。

www.eechina.globalsources.com/ART_8800010886.HTM

無線應用中的晶片級封裝無源器件

現代電子產品中,無源器件在數量上大大超過有源器件已成為普遍現象。在許多空間十分寶貴的無線應用場合如行動電話中,無源器件特別受到青睞。

www.ee.globalsources.com/ART_8800026650.HTM

先進的裸片組裝技術

更高電路密度、更多I/O數量、更密引線間距以及更小IC封裝和基板尺寸必然要採用先進的裸片技術,但在組裝時要保証其可靠性並同時降低成本。

www.ee.globalsources.com/ART_8800012383.HTM

面對先進IC封裝的挑戰(上、下)

本文提出了有助於IC封裝的設計指南,使得設計工程師能將IC設計、封裝設計、封裝分析和板級問題等設計環節緊密聯繫起來考慮。

www.eechina.globalsources.com/ART_8800016886.HTM

www.eechina.globalsources.com/ART_8800018704.HTM





投票數:   加入我的最愛
我來評論 - 多晶片封裝的發展趨勢
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首