Global Sources
電子工程專輯
 
電子工程專輯 > 測試與測量
 
 
測試與測量  

數位視頻晶片的可再使用測試策略

上網時間: 2002年10月26日     打印版  Bookmark and Share  字型大小:  

關鍵字:debug  除錯  test  測試  reuse 

設計再使用使晶片設計的效率大為提高,為了跟上設計的腳步,測試也必須採用類似的再使用技術。本文以飛利浦半導體的PNX8525 Nexperia數位視頻平台(DVP)為例,介紹系統晶片的測試再使用和除錯策略。

飛利浦半導體將設計再使用策略與所謂的應用平台結合起來,只要平台及其構件模組開發完成便可立即迅速開發出系列設計,因此測試和除錯的效率也必須同時提高以便與設計同步,所以對現有測試、可測試性功能和除錯進行再使用變得越來越重要。

飛利浦的DVP由兩個可程式嵌入式處理器內核構成:一個32位元MIPS RISC CPU和一個32位元超長指令Trimedia處理器(圖1),兩個處理器與其它構件模組透過高速記憶體匯流排存取外部記憶體,其它構件模組包括MPEG解碼器和介面模組(如UART和IEEE 1394 Firewire)。

該數位視頻平台有兩個三態周邊介面匯流排(PI匯流排),一個PI匯流排與Trimedia處理器連接專門用於視頻處理,另一個與MIPS處理器連接專門用於控制功能,此外還有一個PI匯流排橋使兩個PI匯流排之間可以進行通訊,這?用兩個PI匯流排可避免當兩個處理器都處於全速工作時所造成的頻寬問題。圖1:Nexperia DVP由兩個32位元內核構成。

我們為Nexperia平台定義了幾個測試和除錯目標,其中一個非常重要的目標是在任何可能情況下都可以對測試進行再使用。因為我們又以這個平台為基礎建立了幾個新的應用,對每一個獨立的新應用開發一套完整測試程式是一件非常耗時的工作,其影響決不能低估,對於在非常短時間內產生的數個新應用,只有測試再使用才是解決有限時間與資源的可行選擇。另一個重要的測試目標是看能否觀察系統內部行為以便進行除錯和診斷,如果試驗階段系統不能按照規範正常工作的話,這種性能可以大幅減少推出市場前的等待時間。

PNX8525就是在Nexperia表1:PNX8525特性。 DVP平台基礎上開發得到的設計實例,表1列出了它的一些特性。處理大量時脈域和本地記憶體給PNX8525的可測試性設計(DFT)和可調性設計(DFD)帶來了很多困難。

PNX8525的基本DFT構架是根據IEEE P1500和虛擬插槽介面聯盟(VSIA)共同定義的系列規則而設計,同時使用了飛利浦內核測試部門(CTAG)提供的其它規則和約束,每個內核的DFT都遵循定義外部行為的CTAG規則和指南。對PNX8525來說有兩類內核,即硬內核和軟內核。

PNX8525上兩個處理器內核都是硬內核,這些嵌入式處理器符合CTAG規則,該規則包括內核完整測試隔離,DFT由內核供應商實現。其它內核都是軟內核,它們由RTL合成得到,DFT是軟內核整合過程的一部份。大內核和再使用內核有一個可將掃描測試模式產生分割為‘內核’測試和‘互連’測試的測試外殼,例如MPEG和條件存取解碼器及其它視頻?音頻內核;小內核沒有測試外殼,但作為‘互連’測試的一部份進行測試,如匯流排控制器和橋接、通用I/O模組及記憶體控制器等。

測試導軌

CTAG方法之所以優於舊的測試方法,是因為舊方法不能保証可以擴展到晶片級測試,而且晶片級測試模式產生往往非常耗時。使用CTAG標準時,在晶片級建立一種稱作測試導軌(rail)的專用測試路徑並將其連接到測試外殼,這樣測試信號和響應可有效地應用在內核上。表2:從PNX8525內核設計實例中得到的可測性設計結果。

將所有DFT在內核上實現,周圍的掃描鏈則透過匯流排介面模組執行,每個記憶體都配有可掃描記憶體外部結構,將測試邏輯和記憶體掃描鏈分開以便在最高整合度下最佳化測試時間。

表2列出了PNX8525內核設計實例得到的可測性設計結果。前6列是內核特性,包括觸發器數量、嵌入式內存、掃描鏈、功能時脈和?定錯誤,第7列是根據第8列測試模式數量得到的?定故障覆蓋範圍,第9列是在惠普J型伺服器上每個獨立內核自動測試模式產生(ATPG)工具執行時間。

由於使用了基於CTAG內核的測試方法,大部份內核能達到99%?定故障覆蓋率,而且在整合後也能保持。透過計算,整個晶片(包括內核、記憶體、邊界掃描、CPU和功能測試)的總?定故障覆蓋率非常接近99%的目標。Iddg測試還沒有最終完成,但預計在毫安範圍內。最後我們還開發了一種系統測試儀用於生產測試。

由於至今還沒有對PNX8525進行大批量生產,因此所有這些測試對於能否達到所要求的品質水平還有待確定。但是對現有測試進行再使用已經在PNX8525矽片上被証明是非常成功的,在沒有作任何調整的情況下兩個處理器供應商第一次測試就完全正確。表3:PNX8525上用於測試和除錯的矽片面積。

另外我們還為PNX8525設計選擇了兩個提高內部可觀察性的補充除錯方法,以方便矽片樣片的除錯。第一種即時可觀察性允許在晶片應用時,於晶片引腳上即時監測有限的幾個內部信號;第二種基於掃描的可觀察性允許在晶片停止工作後觀察完整的狀態資訊。

這些除錯功能已經在矽片上實現,並用於驗証內部時脈產生模組、診斷與內部時脈有關的問題以及分析通用I/O介面模組的錯誤行為。表3列出PNX8525上用於測試和除錯所需的矽片面積。

前面所述的基於內核的測試方法是非常重要的,雖然該方法相對於單純執行ATPG來說在設計中需要額外的矽片區域,但對目前和將來數位晶片設計的整合複雜性而言,它所提供的處理能力是至關重要的,測試所帶來的好處遠超出由於增加DFT所帶來的矽片面積的成本。

作者:Bart Vermeulen


研究員


Steven OostdijkDFT專案經理

Frank Bouwman


設計技術部


飛利浦半導體公司




投票數:   加入我的最愛
我來評論 - 數位視頻晶片的可再使用測試策略
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首