Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

SoC設計中IP再使用的策略

上網時間: 2003年04月26日     打印版  Bookmark and Share  字型大小:  

關鍵字:ip  intellectual-property  知識產權  reuse  再使用 

SoC中進行IP再使用可獲得更高的生產力,但通常要經過多次的實驗和糾錯才能成功地將IP整合在SoC中。成功的IP再使用並非簡單的錯誤修復過程。為了順利地整合IP,業界領袖和IP供應商應該解決相關的分析和驗證問題,因而保證將IP無縫地整合在SoC中。

專用積體電路(ASIC)產業是為了滿足低成本和快速上市時間的要求應運而生的,在過去的二十年內,這一產業經歷了各種新技術的升級並成功地將數千萬個邏輯閘整合在一塊單晶片上。由於ASIC設計技能的增強,設計工程師可在單一晶片上整合更多的功能。然而,儘管業界目前已達到較高的單晶片系統製造水平,在設計能力、方法和工具上卻相對落後,這一點阻礙了晶片向更高的複雜度發展。

上世紀八十年代後期,ASIC公司推出各種專用標準產品,其中許可Sparc和MIPS等運算引擎就是成功範例,由此建構相關的標準產品。IP業務隨之產生,並出現了設計再使用這一概念。透過再使用可增強設計生產力,而製作ASIC單元庫便是基礎工作的第一步。ASIC庫也是第一種具有一定知識產權(IP)保護的技術之一。

新生的ASIC公司和系統公司均可設計具有功能建構模組和IP核心的晶片。為了滿足它們不斷成長的需求,不久,SoC產業也出現了。在SoC發展的早期階段,SoC設計包括一個運算引擎,它依據設計者原有經驗,採用不同的片上匯流排結構設計而成。因此,每次在新設計中使用自行設計建構模組或IP核心時,都必須與專用匯流排進行介面。SoC是ASIC方法演進。

IP核心是整體ASIC技術的一部份,然而,要在ASIC中使用IP核心看來頗為困難。設計者為此必須重覆許多相同步驟,就像多年來他們在客戶訂制產品中所做的那樣。

透過一些原始的方法可將IP核心整合在標準產品中,或者可採用某種方法簡化這一工序。另一方面,由於需要將各種IP核心快速地置入不同的SoC ASIC中,因此在SoC或IP-ASIC設計中使用和再使用IP時的方法也就更為精密細致。

為了支援IP再使用,IP組織必須設立一個系統,為每種特殊的IP模組提供應用級專門技術。包括滿足暫存器傳輸級(RTL)、相容、合成和各種後端要求,並解決其它客戶在設計應用中面臨的問題。客戶由於沒有足夠的時間或資源來深入了解產品設計過程中所需的各種IP,因而為廠商必須提供相關的專門技術提供了機會。

為了滿足客戶的上市時間要求,廠商需要獲得有關複雜IP核心的各項功能和應用的所有資料。例如,當客戶想在設計中採用USB 2.0輸入╱輸出管線時,他們希望不花時間學習有關USB 2.0的標準協議,而是由IP供應商解決在系統測試中出現的核心測試和驗證等問題,並提供匯流排介面和核心專用DMA引擎所需的設計和驗證服務。

這一例子顯示,成功的IP再使用並不僅僅是簡單的錯誤修補過程。它需要成套的經驗和技能,才能創造一個IP無縫再使用環境。使用IP進行SoC設計領先廠商必須設立起富有經驗的設計和應用團隊,並配備成熟的設計自動化工具。

正是以上這些資源將ASIC公司和原始IP供應商(如果IP是由第三方提供的,則是授權者)聯繫在一起。它涉及到IP規格、應用、性能和相容性的各方面。對首次使用新型或特殊IP的領先公司而言,只有經歷一系列的試驗和糾錯,才能將IP整合在SoC中。

在驗證和整合新的IP核心時,擁有相關資源來實施一個可行性方案也十分重要。例如,即使過去用過處理器專用緩衝記憶體子系統或10G乙太網路媒體接取控制器等IP,如果不了解這些元件,便會妨礙晶片的設計和驗證,並大幅拖延進度。

業界必須為IP產品提供各種實施方法。富士通的方法包括問題分析和驗證過程,由熟悉某種專用IP核心的工程師迅速追蹤問題並提供解決方案。由於某些IP還是新產品,不夠成熟而且缺乏現場數據,因此它的品質會有所差異。IP測試工具的品質也會影響IP品質。除此之外,如果驗證方法不夠精深或強大也會造成設計錯誤。

IP的授權者也應盡其所能。他們必須明白自己的責任所在,並精心選擇那些熟悉IP並能管理相關業務的工程師成立成技術團隊。

為了成功地再使用IP,開發商必須處理好SoC或IP-ASIC設計中的技術和流程問題。如果沒有處理好這些問題,可能會浪費資源,且影響到客戶與廠商的合作關係。

受其開發任務和商業模式的限制,EDA公司只能專注於設計自動化工具。技術問題應該交由SoC或IP-ASIC服務供應商來處理。隨著設計複雜度越來越大,對IP再使用的需求也會越來越大。只有相關的支援機構相互團結起來,才能促成SoC或IP-ASIC設計中的無縫整合。

作者:Ray Abrishami


高級總監


富士通微電子美國公司





投票數:   加入我的最愛
我來評論 - SoC設計中IP再使用的策略
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首