Global Sources
電子工程專輯
 
電子工程專輯 > 記憶體/儲存
 
 
記憶體/儲存  

未來嵌入式快閃記憶體面臨的相容性與複雜性問題

上網時間: 2003年08月09日     打印版  Bookmark and Share  字型大小:  

關鍵字:嵌入式快閃記憶體  深次微米  CMOS技術  非揮發性  可程式 

對IC中程式碼和數據的可重寫能力的需求為嵌入式快閃記憶體技術帶來發展商機。本文介紹了與邏輯製程相容,可實現‘多代工廠設計轉移’的非揮發性記憶體(NVM)技術,以及減輕其複雜性、良率、設計可靠性等問題的注意事項和解決辦法。

隨著深次微米CMOS製程技術的進步,功能更豐富的整合矽元件在消費性電子產品、高級通訊與網路系統、電腦以及伺服器等所有電子系統中得到了廣泛應用。

電子產品對性能與功能的需求一直在不斷成長,而提高性能與功能的關鍵因素之一是程式碼和數據的可重寫能力。儲存在各種IC元件中的作業系統與應用程式程式碼以及可配置或個性化程式碼的規模將越來越龐大,而且要求系統具備對它們進行現場升級的能力。

此外,各種類型的數據都要求具有非揮發性。隨著系統的尺寸變得越來越小,可攜性變得越來越高,各種傳統的旋轉式磁儲存介質正逐漸退出舞台,取而代之的是矽可程式元件。這種趨勢給快閃記憶體或嵌入式快閃記憶體帶來極大的商機。問題是嵌入式快閃記憶體技術是否已準備就緒,以滿足這些需求,並與未來不斷成長的需求保持同步發展。

除了功能、性能、成本、尺寸、功耗和可靠性等一些傳統的考慮因素外,將快閃記憶體整合在複雜多功能設計系統單晶片(SoC)中還受到兩個因素的驅使,即邏輯相容的、可再使用的嵌入式快閃記憶體技術IP以及可以從多個來源獲取這些IP的便利性。

因為晶圓廠的建造成本至少需要10到20億美元,後續的設備投資又需要數億美元,大多數公司發現這是一筆無法承受的費用。由於這些原因,業界非常渴望同一種製程技術能夠有多個來源。對於使用大型IP模組的設計來說,能夠把設計從一家代工廠轉移到另一家代工廠進行生產顯得特別重要。正因為如此,可從多家晶圓代工廠獲得、並可向電路設計師提供所需靈活性的非揮發性記憶體(NVM)技術自然將成為業界的標準。

事實上,可再使用的現成IP是代工可轉移的關鍵。為了實現這個目標,許多公司開始聯合開發產品、共享IP和安排授權,因而導致新產品、新IP和新標準不斷出現。

更重要的是,‘多代工廠設計轉移’策略的成功將取決於NVM與邏輯製程的相容程度以及NVM製程可能會為特定代工廠增添的複雜程度。一旦相容性問題得到解決,對良率和設計強韌性進行評估也是很重要的工作。

一般來說,典型的快閃記憶體製程會增加建構系統單晶片的複雜性,因為需要導入用於電荷儲存和保持的浮動柵(floating gate)、高壓電晶體以及將所需高壓分配到儲存陣列的設計;此外,還帶來了解碼、感測、時序電路和儲存在狀態機中的算法等方面的複雜性。

在深次微米領域(0.18微米以下),與產量無關的工具成本在總製造成本中佔據了相當大的一部份,而矽片、封裝和測試等與產量有關的成本構成了總成本的另一個部份。隨著工具成本的增加,可重構IC變成一種有吸引力的方案,因為它能夠透過簡單地修改程式碼以產生瞄準特定應用的產品。由於任何非一致性的IC都會增加製造成本,所以可再編程NVM的良率、易用性和易除錯性就變成極其重要的考慮因素。

對於複雜的邏輯製程,除了增強性能、增加功能、減少佔用面積和節省功耗等因素之外,可再編程性已經成為設計者考慮整合的主要誘因之一。隨著快閃記憶體的開銷成本下降,決策曲線的交叉點向有利於SoC整合的方向行動。製程開銷成本與矽的利用率(設計開銷成本)決定了特定嵌入式快閃記憶體技術的交叉點。因此,設計師需要評估快閃記憶體架構及其對目標邏輯製程的影響。

這種整合的副作用是會影響良率。良率是快閃記憶體和其它整合元件的集合函數。顯然,快閃記憶體的瑕疵越少,良率越高。高良率是經過低開銷的附加製程、低開銷的簡化設計、強韌的可測試能力和可靠性、較高的矽利用率以及迅速有效解決問題的能力而獲得的。例如,在多層柵(stacked-gate)的可再編程NVM中,極薄的隧道(或浮動柵)氧化物更容易引起良率下降,並使後期製造出現可靠性問題。

典型情況下,必須為糾錯電路、用於算法作業的狀態機以及類似技術設計更高的智慧,以減輕良率和可靠性問題。但這些技術具有明顯的缺點,例如更大的矽片面積、更多需要除錯的電路、更長的測試時間以及更大的功耗等。因此,設計師需要全面評估影響邏輯製程良率的所有因素。事實上,設計可能具備轉移到其它代工廠生產的能力,但因為良率不同,所以限制了設計師對代工夥伴的選擇。

諸如SST的NVM單元等非傳統單元設計是邏輯相容的。例如,SuperFlash的分割門(split-gate)單元設計造就了靈活的架構,只需少量的簡單周邊電路就能支援記憶體作業,而無需任何狀態機或算法作業。

本質上,這種技術是基於厚氧化物。耦合(浮動)柵氧化物從來不會因高電場強度而受損,因此這種元件在使用壽命內都能保持可靠性。因為更簡單的設計能夠簡化除錯工作、縮短測試時間和加速生產時間,所以這種技術可以減少SoC的開發時間和成本。

作者:Sohrab Kianian


技術授權與業務發展部高級總監


Silicon Storage Technology公司





投票數:   加入我的最愛
我來評論 - 未來嵌入式快閃記憶體面臨的相容性與複...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首