Global Sources
電子工程專輯
 
電子工程專輯 > 放大/轉換
 
 
放大/轉換  

低功耗資訊家電系統的設計預測性分析

上網時間: 2003年08月26日     打印版  Bookmark and Share  字型大小:  

關鍵字:功耗  低功耗  動態功耗  系統  設計 

每一種低功耗設計都是不同的,而且都有其特殊的一系列問題需要解決。如果你期望晶片能工作在很低的功耗水準,那麼你必須考量晶片設計的各種要素,而且必須在設計早期導入適當的設計技術。

在數位行動電話、個人數位助理、MP3播放器和筆記型電腦這類應用中,電池壽命通常是一個關鍵的考慮因素。降低構成可攜式資訊家電(IA)系統的晶片功耗會帶來巨大的利益。即便是對採用交流電源的應用,例如纜線數據機和視訊轉換盒等產品來說,降低功耗設計對降低成本和提高可靠性也是必須的。

處理器和系統設計師有許多種降低功耗的方法。它們包括採用更低的供電電壓、盡可能地利用已有的電源管理性能、以及某些降低功耗的可程式技術。

低功耗設計挑戰在於:截至目前為止,設計人員仍無法在設計階段就對各種功耗因素有一個清晰的了解。現有的那些工具只能在設計後期才能發揮作用,而此時要對設計進行根本改變已為時太晚。目前終於有了一些能在設計早期就可使用的技術,即在進行設計編碼時就可使用,而這能帶來很大的不同。

功耗與供電電壓的平方成正比,這意味著降低處理器的供電電壓就能大幅降低功耗。例如,將供電電壓從3.3降為1.0伏,功耗就降低十倍。與此類似,功耗還與電容器和網路的活躍程度直接相關。時脈網路是設計中最活躍的網路,它通常產生大部份的動態功耗

這使得設計師現在必須採用多種設計方法來降低功耗,包括:將設計劃分為不同的電壓區域以降低開關功耗;對晶片的某些部份實施降壓處理以降低漏電流功耗;當電路的某一部份處在保持或靜止狀態時,以適當的條件對時脈進行閘控。但問題是:在製作資訊家電採用的複雜SoC系統時,如何確保這些新的設計方法始終能得到遵守。

一個採用Verilog或VHDL語言的暫存器傳輸級(RTL)描述可作為這種系統設計一個規格。當對RTL進行編碼時,應當在設計早期就考慮必要的省電技術。一種基於快速合成的預測性分析方法、內建模擬器和開關分析引擎的使用、以及快速設計交叉技術能夠在設計過程的早期觀察和有效地指導這類設計。

功耗的來源

大多數晶片都採用CMOS製程進行製造。我們首先給出CMOS電路動態功耗的方程式表述:


P = 1/2×a×C×V2×f

其中P代表功耗,用瓦表示;a代表活躍係數;C代表負載電容器,用法拉表示;V代表供電電壓,用伏表示;f代表時脈頻率,用赫茲表示。該方程式顯示基本上可用下述四種方法來降低功耗

* 降低供電電壓V


* 減少容性負載C


* 降低時脈頻率f


* 減少網路活躍係數a

0.13微米以及更先進製程的一個主要問題是漏電流功耗。因為每一代新製程技術的漏電流都較前一代有約五倍的增加,所以漏電流功耗在不久的將來有可能佔整個功耗的絕大部份。解決漏電流功耗最有效的方法之一是在某些系統作業模式期間徹底切斷設計某些部份。顯然,這一思路會對設計方法帶來一些重要影響,因此在整個設計過程中都要小心在意。

預測性分析

在設計周期的早期解決潛在低功耗設計問題的能力對提高設計生產率至關重要。當我們在RTL程式碼開發期間解決這些問題時,我們不僅能得到更最佳化的設計,而且還能提高設計過程中採用的其它工具流程的效率。另外,一個確實完美的RTL程式碼無論對目前還是對以後的系統實現都大有好處。圖1:透過對設計早期分析發現合適的時脈閘控電路

採用預測性分析方法分析此類問題的主要目標包括產生這樣一個系統,它採用在特定的設計約束條件下高效引導設計過程向設計目標收斂的政策來滿足RTL設計需要。一個政策是針對特定用途的設計規則的集合,例如與特定標準和特定設計工具相關的設計規則。政策可被擴展,因而允許設計師更容易地開發和管理定製的規則組合。

這非常重要,因為每一種低功耗設計都是不同的,而且都有其一組特定的問題需要解決。具體來說,系統要完成許多功能,包括:政策申請、政策產生、以及政策分析和報告。透過一個快速合成引擎、一個基於周期的內建模擬和開關分析引擎、以及一個工作於更高抽象級的快速設計交叉資料庫,就能確保實行有關的政策。

低功耗設計方法開發

一種基於設計預測性分析的設計方法能以多種方式提供低功耗設計指導。我們以時脈閘控為例。時脈網路產生很大部份動態功耗是由於兩個原因:時脈網路是設計中最活躍的網路,而且時脈網路佔整個設計容性負載的很大部份。儘管時脈閘控方法被認為是降低時脈功耗的一種有用技術,但在一個特定設計中尋找合適的閘控對象是一個複雜的問題,這是因為在一個典型的設計中存在著大量的觸發器。

這裡所需要的是一個能對設計中的每一個觸發器進行分析的工具,以便為一個特定設計提出一組合適的候選時脈閘控網路。另外,設計師選用的探詢方法將引導這些選擇成為對設計功耗有最大影響的一類。可視化工具有助於突出顯示設計中那些受到時脈閘控影響的區域,它們對幫助設計師在此過程中改善設計也很必要。

類似的指導有助於開發一些相關技術,例如,監測評估的使用可引導對大耗能單元內的輸入進行鎖存;在僅透過考察運算所涉及的某些位元就能得出結果的地方,盡可能使用預運算;用於低功耗作業的有限狀態機的編碼;以及採用減少設計中脈衝干擾活動的設計技術。

儘管開關功耗目前佔總功耗的最大部份,但在決定一個特定設計整體功耗時漏電功耗正起著越來越大的作用。為了降低功耗,休眠或待機模式通常關掉處理器特定部份之外的所有電路的時脈。因為CMOS的功耗與訊號變化頻率成正比,關掉處理器的時脈能大幅降低功耗。但系統即使工作在這樣的作業模式下,也可能仍然有漏電流損耗。

解決漏電流功耗的最好方式之一是在某些系統作業模式下,完全切斷設計某些部份。顯而易見,這一思路將對設計方法帶來重要的影響,因此需要在整個設計過程中予以仔細考慮。在這種場合,對來往於有可能被接通或切斷區域的訊號要給予特別的關注,因為它們有可能產生‘浮動網路’問題。為避免此類設計問題,必須在適當的位置採取恰當的隔離方法。類似地,在將設計分割為多個電壓區域時,對途經不同電壓區域的訊號一定要配置合適的電平轉換單元。無論單元插入是在RTL級還是網表級(這取決於該處所採用的設計方法),RTL程式碼都能用來指導該插入並提供對最終設計網表的檢查。

在設計周期的早期階段就應著手解決與設計方法相關的一系列問題,以便成功實現低功耗設計最終目標。預測性分析為我們提供了一個在設計周期的早期階段解決這些問題的靈活方法。Atrenta公司的SpyGlass工具可為RTL設計師提供預測性分析指導,設計師能得到立即反饋。這不僅能幫助我們得到更最佳化的設計,而且能提高其餘設計過程的效率。

作者:Bhanu Kapoor博士


技術總監


Atrenta公司


電郵:bkapoor@atrenta.com




投票數:   加入我的最愛
我來評論 - 低功耗資訊家電系統的設計預測性分析
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首