Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

針對SoC設計 Verisity推出效率更高的系統級驗證解決方案

上網時間: 2003年11月30日     打印版  Bookmark and Share  字型大小:  

關鍵字:e 語言,eAnalyzer,sVM,eRM,Specman Elite  vManager  驗證管理器  測試平台  覆蓋率 

Verisity公司不久前宣佈開發成功一種新的驗證方法,它可將系統單晶片(SoC)設計驗證效率提高10倍。Verisity同時還發佈了一種針對‘e’語言程式碼的靜態分析工具-eAnalyzer。

Verisity公司的方法稱為系統驗證方法(System Verification Methodology,sVM),是以公司先前發佈的eRM(e Reuse Methodology,e再使用方法)為基礎建構的。這是Verisity設立其稱為驗證過程自動化解決方案策略的一部份,不僅僅只限於‘e’驗證語言和Specman測試平台產生環境。

Verisity必須給‘e’語言增加足夠的價值來保持對系統級語言SystemVerilog 3.1的競爭力,後者包括源自Synopsys公司Vera語言的驗證和測試平台產生結構。出於對IEEE的1364-2005 Verilog標準的考慮,Verisity已經把一部份‘e’語言技術貢獻給了IEEE。

Verisity公司市場和業務發展部的副總裁Steve Glaser表示,現有驗證方法支援Transaction-level 驗證,而sVM的抽象層更高。“我們正朝著我們稱為序列級(Sequence level)的方向前進,序列就是結合了Transaction,”他說,“這是一種系統級事件的組合方法。”

其次,他補充道,sVM增加了一個新的自動化層。特別之處在於,透過運用獨立但互相合作的序列,它能跨越多重‘通道’或介面來產生驗證和運用約束條件。雖然去年‘e’語言的語法就已經升級成支援序列了,但直到現在它也僅僅能支援單通道的序列產生,Glaser說。

“想像一個具有很多介面和匯流排的SoC,”Glaser指出,“它需要能夠同時承受來自所有可能介面的實際衝擊。當你考慮所有的交互和互相依賴關係,並試圖在實際的SoC設計中擷取所有這些細微的事件時,那確實是一個非常富有挑戰性的難題。”

Specman針對sVM的改進

為了支援新的方法,Verisity已經為Specman增加了新的支援多通道和層次化序列的庫。這些程式庫為每一通道嵌入了產生器、檢測器和監視器,並允許多通道約束運算、同步和合作。

“運算程式每秒運算幾萬個約束方程式,它還能查看各種所需條件下約束方程式和序列的完整描述,”Verisity的高級產品經理Steve Brown介紹道。他說,一個1千萬閘的設計在一個晶片上很容易就能擁有10到20個通道。

多通道方法使用模組級的序列激勵,使元件所有可能的通道都能實現同時和協同產生激勵。Verisity聲稱,和直接測試或其他用戶自己的方式相較,多通道約束方程運算和產生僅需要十分之一的驗證周期數來完成同樣的任務。

利用一種新的暫存器包,sVM方法也支援暫存器模型和元件的自動產生。這種封裝包產生配置序列、自動檢測、暫存器存取和元件狀態的覆蓋。

“我們提供建構模組的程式庫,這個程式庫的第一個元素就是暫存器模型,人們可以對他們元件中不同類型的暫存器進行實例化和配置,”Brown說。Glaser:vManager實質上是各種驗證工具的有機整合。

Specman的第三個改進是對Visualization Toolkit進行擴展來提供可視化和對多通道序列產生的除錯的支援。Glaser舉例說,如果有一張顯示序列層次的圖,用戶就可以看明白序列是怎麼和元件相互起作用的。

隨著Specman Elite version 4.3完整版的發行,一個包括了多通道產生、暫存器模型包和新的Visualization Toolkit的升級庫的包也將投入使用,而這對sVM的性能來說沒有任何額外的負擔。

與此同時,Verisity的eAnalyzer可以被當成是驗證程式碼的‘保護’工具。但它也是一個‘方法檢測器’,Brown表示,這種增值型驗證透過組織來獲得‘最好的實際結果’。

eAnalyzer提供了一套靜態分析和驗證方法檢測工具,包括對e語言語法、語義、保護和架構的檢測。“人們在參與開發軟體的同時也同時參與了驗證環境的開發,”Brown說。

其他的檢測讓用戶能夠對程式碼進行規則的調整,以達到更好的驗證性能,還能執行覆蓋率驅動的驗證來保證eRM和sVM方法的一致性。

eAnalyzer適用於Linux、Solaris、和HP-UX作業系統,每年的授權費是22,000美元。

vManager:智慧型測試平台

為了開拓測試平台產生工具以外的市場,Verisity公司還在開發一種‘智慧型測試平台’vManager。該平台計畫於2004年第一季推出。它實質上是各種驗證工具的有機整合,設計團隊利用它可以製作驗證計畫以及分配、調度和觸發各種驗證執行,如功能性模擬、屬性檢查和模擬等,Steve Glaser表示。

Glaser宣稱,設計人員還可以利用vManager管理驗證進程及驗證覆蓋率;定位需要解決的問題,並區分優先次序;記錄公司總體驗證方法,以用於後序計畫的改進。

因此Gartner Dataquest公司首席EDA分析師Gary Smith認為vManager是目前功能最強大的驗證管理器,指出它是一種非常智慧的測試平台。十多年來Smith一直在呼籲EDA供應商發明一種‘智慧型測試平台’,以方便驗證工程師控制和統一驗證流程中各種不同功能的節點工具。Smith將驗證視為IC開發過程中最大的一個瓶頸。一些統計數據顯示,驗證所用時間將佔到整個晶片開發時間的70%。

Glaser認為,Verisity公司的vManager能使驗證團隊更好地組織和管理大型計畫。“它特別適合那些需要平行執行成組驗證活動的驗證工程師使用。”他說,“通常人們需要在模組、晶片和系統級同時展開工作。在這些層次之間存在各種不同的從屬關係,驗證團隊要能夠測試到貫穿所有這些層次並分散在各個不同地理位置的各種類型的程式碼覆蓋率、功能性覆蓋率和聲明覆蓋率,即使運算資源位於多個模擬平台和模擬器也能做到。”

透過與Specman及其它Verisity工具的有效結合,vManger能夠壓縮和管理來自各個驗證引擎的所有數據,因而允許用戶監視工程進度、故障和覆蓋率這三個主要的指標。

Vmanager可以顯示按時間順序排列或層次化的計畫驗證進度。故障窗口用來確定驗證、鑒別時產生的故障,例如模擬引起的功能性問題。同時該工具還允許用戶搜索特殊類型或等級的故障。

vManager還能監視整個計畫的程式碼覆蓋率、功能覆蓋率和聲明覆蓋率,因此用戶能夠方便地確認設計中哪些領域已經得到了充分的測試。

Glaser同時透露,vManager與所有廣為應用的第三方模擬環境以及0-In設計自動化公司的屬性檢查工具之間都設立有鏈接。

作者:葛立偉、尚德斌




投票數:   加入我的最愛
我來評論 - 針對SoC設計 Verisity推出效率更高的...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首