Global Sources
電子工程專輯
 
電子工程專輯 > 功率技術/新能源
 
 
功率技術/新能源  

電源網格的電壓下降和電遷移效應分析

上網時間: 2004年02月15日     打印版  Bookmark and Share  字型大小:  

關鍵字:電源網格  電遷移效應  地線反彈  時序  電路模擬 

積體電路電源分配系統的用途是提供電晶體執行晶片邏輯功能所需的電壓與電流。在0.13微米以下製程技術時,IC設計師不能再想當然地認為VDD和VSS網路設計是正確的,必須進行詳盡的分析才能確認他們的電源分配方法是否真的具有強韌性。VDD網路上的電壓下降(IR)和VSS網路上的地線反彈會影響設計整個時序和功能,如果忽視它們的存在,很可能導致晶片設計失敗。電源網格中的大電流也會引起電遷移(EMI)效應,在晶片的正常壽命時間內會引起電源網格的金屬線性能劣化。這些不良效應最終將造成代價不斐的現場故障和嚴重的產品可靠性問題。

電源網格的IR壓降和地線反彈

引起VDD網路上IR壓降的原因是,電晶體或閘的工作電流從VDD I/O接腳流出後要經過電源網格的RC網路,因而使到達元件的VDD電壓有所下降。地線反彈現象與此類似,電流流回VSS接腳時也要經過RC網路,因而導致到達元件的VSS電壓有所上升。更加精細的設計製程和下一代設計技術使新的設計在IR壓降或地線反彈方面要承受更大的風險。電源網格上的IR壓降主要影響時序,它會降低門的驅動能力,增加整個路徑的時延。一般情況下,供電電壓下降5%會使時延增加15%以上。時脈緩衝器的時延會由於IR壓降增加1倍以上。當時脈偏移範圍在100ps內時,這樣的時延增幅將是非常危險的。可以想像一下集中配置的關鍵路徑上產生這種未期而至的延遲會出現什麼樣的情景,顯然,設計性能或功能將變得不可預測。理想情況下,要想提高設計精密度,其時序運算必須考慮最壞情況下的IR壓降。

電源網格分析方法主要有靜態和動態兩種方法。

靜態電源網格分析

靜態電源網格分析法無需額外的電路模擬即能提供全面的覆蓋。大多數靜態分析法都基於以下一些基本概念:

1.擷取電源網格的寄生電阻;


2.設立電源網格的電阻矩陣;圖1:電壓(IR)下降分析-不同的陰影代表不同的IR壓降水準。


3.運算與電源網格相連的每個電阻或閘的平均電流;


4.根據電晶體或閘的實體位置,將平均電流分配到電阻矩陣中;


5.在每個VDD I/O接腳上將VDD源應用到矩陣;


6.利用靜態矩陣解決方案運算流經電阻矩陣的電流和IR壓降;

由於靜態分析法假設VDD和VSS之間的去耦電容器足夠濾除IR壓降或地線反彈的動態峰值,因此其結果非常接近電源網格上動態轉換的效果。

靜態分析法的主要價值體現在簡單和全面覆蓋。由於只需要電源網格的寄生電阻,因此擷取的工作量非常小。而且每個電晶體或閘都提供對電源網格的平均負載,因此該方法能夠全面覆蓋電源網格,但它的主要挑戰在於精密度。靜態分析法沒有考慮本地動態效應和封裝傳導效應(Ldi/dt),如果電源網格上沒有足夠的去耦電容器,那麼這二者都會導致進一步的IR壓降和地線反彈。

動態電源網格分析

動態電源網格分析法不僅要求擷取電源網格的寄生電阻,還要求擷取寄生電容器,並要完成電阻RC矩陣的動態電路模擬。動態電源網格分析法的典型步驟是:

1.擷取電源網格的寄生電阻和電容器;


2.擷取訊號網路的寄生電阻和電容器;


3.擷取設計網表


4.根據擷取的寄生電阻、電容器值和網表產生電路網表;


5.依據模擬向量集執行電路模擬,主要模擬電晶體或閘的動態轉換以及該轉換對電源網格的影響。

動態分析法的主要價值體現在它的精密度。由於分析的依據是電路模擬,IR壓降和地線反彈結果將是非常精確的,並考慮了本地動態效應和封裝傳導效應。

但動態分析法面臨的挑戰也是十分艱鉅的,原因在於:
1. 寄生擷取要求非常高,因為需要擷取電源網格的電阻和電容器以及(至少)訊號網路的電容器。
2. 電路模擬的對象非常多,會使電路模擬引擎滿負載工作。
3. 作為激勵訊號的向量集在決定輸出品質時起著重要的作用。如果沒有採用完整的測試向量集,那麼結果將是令人懷疑的,因為電源網格的某些部份可能沒有被模擬到。
4. 最後,由於單個電源網格就有如此多的考慮因素,基於全面動態模擬的電源網格分析法將難以適應設計規模的進一步增加。

許多追求動態效應的電源網格分析法必須求助於RC壓縮技術才能管理大量的模擬數據,然而這樣做與動態分析法的主要價值-高精密度是互相矛盾的。電源網格的RC壓縮化會導致分析結果的精密度下降,甚至會掩蓋真正的EMI問題。

電遷移和全晶片EMI分析

電源網格的電遷移是由流經金屬線與穿孔的平均電流引起的一種直流現象。這是深次微米電源網格設計中出現的另外一種重要問題。大電流密度與窄線寬會引起EMI,而由EMI造成的故障可能是災難性的。這些故障一般都產生在用戶那兒,此時晶片早已安裝在系統中的基板上了,如果真的出問題,就可能會導致設計被召回。圖2:EMI分析得出的電流密度圖。

雖然EMI可能會造成電源網格中的電路開路或短路,但最常見的影響還是電源網格路徑中電阻值的增加,由此引起IR壓降或地線反彈,因而影響到晶片的時序。這也是一個設計為什麼最初工作正常且符合規格,但後來產生故障的原因所在。EMI設計指導性依據是平均電流水準,其實最終還是取決於訊號線電容器。

因此精確的EMI預測需要正確的電容器資訊。此外,由於設計中的金屬線會有高度變化,金屬有不同等級的材料屬性,因此每個金屬層都會有不同的故障標準,所以確定整個晶片上有潛在EMI問題的所有區域的唯一方法是進行全晶片分析。

業界常用Black定律預測金屬線的平均無故障時間,主要參數是金屬線旁邊所示的平均電流密度J。平均數據越精確,MTTF的估測效果就越好。為了得到最精確的數據資訊,往往需要在設計中使用大量的向量。同時必須測得每根金屬線的平均電流,然後除以線的寬度和厚度。這對構造晶片來說顯然是不可能做到的,也無法用電路模擬實現。

替代昂貴的電晶體級模擬的另外一種方法是利用閘級或更高層工具從活動資訊中獲取以觸發數據形式出現的平均電流。觸發數據其實只是一個閘在上千個時脈的模擬周期內完成高低電平切換的次數。將這些觸發數據除以時脈周期數就可以得到活動資訊。例如,一個記憶體電路的核心的活動性可能是0.02%,而一個數據路徑可能接近5%。對與電源網格相連的電晶體來說,這些因子可以轉換成平均電流資訊。

當然,設計師必須判斷整個電源網格上流動的平均電流,以便評估特定設計可靠性風險。只是判斷被隔離了的模組平均行為是不夠的,因為模組在全晶片流程中可能只是周期性的工作。此外,即使對電源網格中的一部份作改動也會對全局有影響。數據壓縮也是不能使用的,因為數據壓縮本身可能會掩蓋某些真正的EMI問題。因此除非整個晶片作為一個實體得到了全面的驗證,否則仍然存在EMI預測精密度不足的風險。任何作為該用途的工具必須具備分析百萬個電阻網路的能力。

本文小結

電源網格分析現已成為出帶之前一個關鍵的設計驗證部份。由於IR壓降、地線反彈和EMI的存在,IC電源分配系統的設計變得異常複雜。在較早以前,對電源網格進行DRC、LVS和手工運算即可確保得到一個完美的電源網格設計,花較多的精力設計電源網格在當時被認為是一種可以接受的解決方案。而在目前激烈競爭的市場上,過多地考慮電源網格會導致良品率下降,設計缺乏競爭性,而考慮欠妥也會導致出帶失敗、投片反覆和代價高昂的現場故障-終究無法兩全其美。

作者:Daniel Siu


ICD亞太業務區技術行銷經理


Cadence Design Systems公司




投票數:   加入我的最愛
我來評論 - 電源網格的電壓下降和電遷移效應分析
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首