Global Sources
電子工程專輯
 
電子工程專輯 > 製造/封裝
 
 
製造/封裝  

解決多匯流排系統級晶片測試問題的多域方法

上網時間: 2004年07月11日     打印版  Bookmark and Share  字型大小:  

關鍵字:multi-bus system-on-chip device  多匯流排片上系統元件  Multi-domain 

多匯流排IC設計迅速涌現將使測試過程更為複雜,對於基於多時脈域和高速匯流排的複雜IC設計,傳統的ATE方法缺乏必要的多域支援和足夠的性能以確保快速的測試開發和高效能。本文提出在測試複雜的多域IC過程中,可以使用單周期和多周期模式策略。透過將適用的模式策略與在這些平台中有效使用的高級ATE工具相結合,測試工程人員可為高性能IC(如北橋)設計更有效的測試解決方案。

隨著數據率的增加,自動測試儀器(ATE)通常會喪失時序靈活性。在不支援多時域的ATE系統中,必須進行必要的折衷:要麼執行在較低的數據率上,要麼透過改變模擬以使其中一個時脈域工作在與現有時域相同的數據率上。上述兩種情形中,元件將不能以與‘原始模式(native mode)’激勵相同的數據率進行測試。

為了測試這些多時脈域匯流排及更新的非同步串列匯流排,工程人員需要盡可能接近待測元件的測試系統,因為測試系統將用於終端應用,這被稱為‘原始模式’測試。原始模式下的測試可以改進整體故障覆蓋率和故障診斷,因為設計人員可以隨意改變任何一條匯流排,而其餘匯流排仍能在期望的速率下執行。具有這項功能同樣也能改進測試時間,因為無需載入或改變設定的時間,而且測試模式/時序也更容易開發。圖1:測試工程人員可將元件的測試模式拆分為兩組。

現在,高級元件(如個人電腦系統中使用的北橋和南橋晶片組設備)可以包含兩個以上時脈域,而數據率高達400Mbps的高速串列匯流排則加重了系統複雜度。北橋和南橋是傳統個人電腦架構中的兩個核心元件。南橋處理系統的I/O功能,而北橋則負責系統處理器、圖像子系統、記憶體和PCI夾層匯流排之間的高速通訊。

與早期的元件不同,像北橋這樣的精密IC具有完全獨立的高速匯流排,這要求測試支援獨立的周期長度及具有獨立循環和配對循環的時間設定。例如,北橋部份具有4個獨立的功能域,並且在不同的測試中,這些域也將形成不同的組合。某個測試可能具有執行於400Mbps的DDR和AGP組合,而CPU匯流排和南橋鏈接則執行於533Mbps。幾毫秒之後,另一測試要求DDR匯流排工作於另一不同速率。那些只支援雙時域的測試器將無法滿足這樣的靈活性要求。在一種情形下,3.0ns周期域將會導致問題(如圖1所示),因為該周期域下的時序在時間設定交換中將強置為1.875ns的時序周期;而在另一情形下,測試工程人員可將元件的測試模式拆分為兩組:3.0ns域和1.875ns域,而且完全可以同時執行這兩種模式,但兩種模式必須具有不同的時間基點。

圖2中的示例只是測試中需要支援的各種匯流排-速率關係中的一種。這些匯流排可根據不同的測試改變速率關係:在一些測試中,一條匯流排的速率可以唯一確定;而在其他測試中,一些匯流排或許將出現問題,因而使新匯流排進入多時域模式。

儘管早期的ATE架構通常只支援單個高速時序發生器,而其他的測試系統(如Credence公司推出的測試系統)則早在十幾年前就開始支援4個或更多的時域。透過採用現代先進的多時域測試系統(如Octet)中的工具和特性,測試工程人員可設計具有成本效益的測試過程,這些過程可以滿足先進多時域IC不斷增加的測試需求。

測試開發

為了處理具有這種複雜度的元件,測試開發必須廣泛了解待測設備(DUT)的基本資訊。通常,複雜元件往往未獲取充分的設計數據就送達測試部門,因此測試工程人員不得不利用‘反向工程’獲取所需的數據。

以前,測試工程人員只需知道電源和接地的位置、I/O配置就能路由至任意接腳。隨著更快匯流排元件的涌現,工程人員意識到現在他們必須將專門管理這些高速匯流排的測試器資源作為下一步研究對象。在不久的將來,PCI快速匯流排和其他資源同步匯流排(SSB)將能被專用的測試器訊息通道資源使用,因而支援傳統的數位測試功能及新的SSB測試功能,如抖動插入/檢測、偽隨機位元流(PRBS)生成與擷取以及時脈恢復功能。

隨著元件速率和複雜度的增加,測試工程人員將需要更詳細的DUT數據,以建構適當的測試元件和過程。如果這些設備的數據率超過幾百兆bps,那麼測試設置就變得尤為重要,因此需要重點關注元件設計。工程人員必須確保差分對佈線在長度和阻抗上匹配,並採用高品質元件。

過去,在元件開發中可以吸收DUT開發經驗。現在,對DUT的理解已遠比開發重要。透過將提供的數據同公佈的標準進行比較,測試工程人員可以在總體上更好地理解DUT作業及特定的時脈域。獲得了上述資訊,測試工程組可以確定如下關鍵特性:

* 獨立域數目


* 每個域的最大頻率


* 每個域的接腳數目


* 最小電壓波動


* 差分訊號


* 終止

多域測試方法圖2:測試中需要支援的各種匯流排-速率關係中的一種。

如圖2所示,北橋部份具有多工匯流排,但只需要有限個獨立的時脈域用於測試。這些匯流排透過內部PLL進行計時,該PPL的參考時脈通常工作在很低的頻率上。前端匯流排(FSB)時脈的頻率為133MHz,而數據的頻率則是其四倍。在AGP時脈頻率為66MHz的情形中,內部PLL可以將該頻率提升8倍,達到533MHz。術語‘4倍頻’則能以另一種方式指示數據由頻率是主時脈數倍的內部時脈進行計時。

儘管眾多不同的時脈處於北橋的一個域中,但DCLKIN接腳(記憶體時脈)並不同支援其餘時脈的測試器周期完全對齊。為了處理這種非對齊波形,具有時間設定支援的測試器可在連續的方向上提供不同的邊緣元件。例如,測試模式生成軟體可生成具有8項時間設置的重覆模式,這些時間設置可在測試器上重覆生成。

總體而言,測試工程人員可採用以下兩種常用解決方案(單時域或多時域)中的一種解決時脈域問題:

* 單時域:測試模式採用時間設置重生成域關係,該方法可能用盡目標ATE上的時間設置/邊緣設置記憶體。


* 多時域:模擬數據將拆分為具有獨立時序的多個ATE模式,該方法依賴於元件設計。

當啟動首個多域計畫時,如果ATE系統支援,那麼理想的方法是在特定的模式上實現這兩種方法。這種方法可以使測試工程人員在除錯期間獲取更多的靈活性。

將模式轉換為特定測試器周期邊界的過程稱為‘周期化’。典型的測試向量生成工具默認狀態下將嘗試生成單時域模式,但許多早期的ATE平台具有受限的時間設置資源,而且一些模式完全不適合或者需要在較低的頻率上執行。實現多個測試器周期則更為困難,但測試工程人員可在不同的速率條件下為實現‘周期化’以進行I/O子集處理。測試中,載入不同的模式集並在ATE上作為獨立實體執行。如果混淆了接腳順序,那麼將很難區分屬於不同時脈域的接腳。這時,腳本就是對現有專用於檢查的模式文件中的匯流排進行分組的最有效工具。不同的ATE對於所能支援的域數目及每組中接腳的數目具有不同的限制。因此,測試工程人員在設計測試架構之前,充分了解域的需求至關重要。

小結

除了DUT特性,測試工程人員還必須充分了解目標測試器的性能,以有效地採用多域測試方法。除了支援的時域數目,工程人員還需要了解支援的時間設置數目和任何高速率限制。這時實體學原理也同樣適用,而且許多工程人員還試圖理解任何平台上I/O頻率超過150MHz條件下的聚焦標準和往返時延。

作者:Ross Youngblood


Credence Systems公司





投票數:   加入我的最愛
我來評論 - 解決多匯流排系統級晶片測試問題的多域...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首