Global Sources
電子工程專輯
 
電子工程專輯 > 網路技術
 
 
網路技術  

高速串列通訊技術的發展、設計及應用

上網時間: 2004年08月15日     打印版  Bookmark and Share  字型大小:  

關鍵字:平行匯流排  串列介面  混合訊號設計  SERDES  PCI 

隨著對資訊流量需求的不斷成長,傳統平行介面技術成為進一步提高數據傳輸速率的瓶頸。過去主要用於光纖通訊的串列通訊技術─SERDES正取代傳統平行匯流排而成為高速介面技術的主流。本文闡述了介紹SERDES收發機的組成和設計,並展望了這種高速串列通訊技術的廣闊應用前景。

SERDES是英文SERializer(串列器)/DESerializer(解串器)的簡稱。它是一種分時多工(TDM)、點對點的通訊技術,即在發送端多工低速平行訊號被轉換成高速串列訊號,經過傳輸媒體(光纜或銅線),最後在接收端高速串列訊號重新轉換成低速平行訊號。這種點對點的串列通訊技術充分利用傳輸媒體的訊息通道容量,減少所需的傳輸訊息通道和元件接腳數目,因而大幅降低通訊成本。圖1: SERDES收發機的組成模組。

SERDES技術最早應用於廣域網路(WAN)通訊。國際上存在兩種廣域網路標準:一種是SONET,主要通行於北美;另一種是SDH,主要通行於歐洲。這兩種廣域網路標準制訂了不同層次的傳輸速率。目前10Gbps(OC-192)廣域網路已在歐美開始實行,中國大陸已升級到2.5Gbps(OC-48)水準。SERDES技術支援的廣域網路構成了網際網路的骨幹網。

SERDES技術同樣應用於區域網路(LAN)通訊。因為SERDES技術主要用來實現ISO模型的實體層,SERDES通常被稱之為實體層(PHY)元件。乙太網路是世界上最流行的區域網路,其數據傳輸速率不斷演變。IEEE在2002年通過的10Gbps乙太網路標準,把區域網路傳輸速率提高到了廣域網路的水準,並特別制訂了提供區域網路和廣域網路無縫連接的串列WAN PHY。與此同時,SERDES技術也廣泛應用於不斷升級的儲存區域網路(SAN),如光纖訊息通道。

隨著半導體技術的迅速發展,電腦的性能和應用取得了長足進步。可是,傳統平行匯流排技術─PCI卻跟不上處理器和記憶體的腳步而成為提高數據傳輸速率的瓶頸。新一代PCI標準PCI Express正是為解決電腦I/O瓶頸而提出的(見表1)。PCI Express是一種基於SERDES的串列雙向通訊技術,數據傳輸速率為每通道2.5G,可多達32通道,支援晶片與晶片和背板與背板之間的通訊。網際網路和資訊技術的興起促成了電腦和通訊技術的交匯,而SERDES串列通訊技術逐步取代傳統平行匯流排正是這一交匯的具體體現。

SERDES系統的組成和設計

基於SERDES的高速串列介面採用以下措施突破了傳統平行I/O介面的數據傳輸瓶頸:一是採用差分訊號傳輸代替單端訊號傳輸,因而增強了抗噪音、抗干擾能力;二是採用時脈和數據恢復技術代替同時傳輸數據和時脈,因而解決了限制數據傳輸速率的訊號時脈偏移問題。表1: 電腦周邊設備介面的數據傳輸速率。

一個典型SERDES收發機由發送通道和接收通道組成(見圖1):編碼器、串列器、發送器以及時脈產生電路組成發送通道;解碼器、解串器、接收器以及時脈恢復電路組成接收通道。顧名思義,編碼器和解碼器完成編碼和解碼功能,其中8B/10B、64B/66B和不規則編碼(scrambling)是最常用的編碼方案。串列器和解串器負責從平行到串列和從串列到平行的轉換。串列器需要時脈產生電路,時脈產生電路通常由鎖相環(PLL)來實現。解串器需要時脈和數據恢復電路(CDR),時脈恢復電路通常也由鎖相環來實現,但有多種實現形式如相位插植、過剩抽樣等。發送器和接收器完成差分訊號的發送和接收,其中LVDS和CML是最常用的兩種差分訊號標準。另外還有一些輔助電路也是必不可少的,例如迴路(loopback)測試、內建誤碼率測試等。

通訊標準制訂了嚴格的性能指標以確保系統的可靠性和互用性。SERDES晶片的主要性能指標包括抖動產生、抖動容忍、抖動轉移以及系統誤碼率(BER)等。抖動產生取決於時脈產生電路特別是壓控振盪器(VCO)的相位噪音;抖動容忍取決於時脈恢復電路容忍抖動的能力,而抖動轉移是在作為中繼器時必須滿足的指標,同時取決於時脈產生和時脈恢復電路的性能。系統誤碼率(通常要求低於10-12)由時脈抖動性能、發送器訊號幅度、接收器靈敏度以及鏈路訊息通道特性共同決定。對於普通FR4印刷電路板而言,趨膚效應和介質損耗導致的碼間(intersymbol)干擾是限制背板傳輸速率和距離的最主要因素。因此,訊號均衡甚至自適應均衡技術正成為SERDES晶片的核心技術。訊號均衡技術可以在發送端實現,稱之為預加重(pre-emphasis),也可以在接收端實現,例如判決反饋均衡。目前採用先進的均衡技術可以實現40英寸(1公尺)距離的10G背板傳輸。

SERDES晶片的設計需要類比和數位兩方面即混合訊號的設計經驗。例如鎖相環的設計,其中壓控振盪器屬於類比電路,而檢相器和分頻器屬於數位電路。SERDES晶片普遍採用低成本、低功耗的CMOS製程,但CMOS製程往往達不到高速混合訊號的速度要求。因此設計人員必須採用特殊的高頻寬頻電路設計技術,例如螺旋電感可以用來提高電路速度和頻寬。另外,類比和數位電路共存於同一矽晶片上,容易產生電源同步噪音(SSN)和地反彈以及訊號串擾。因此保持訊號的完整性是混合訊號設計人員面臨的一項挑戰。與此同時,晶片封裝和印刷電路板的設計與模擬也是SERDES設計不可或缺的一環。目前SERDES設計逐漸IP(知識產權)化,即SERDES收發器作為商業化IP模組嵌入到需要高速I/O介面的大規模積體電路中。

SERDES技術的應用

最早用於光纖通訊的SERDES技術會繼續在資訊高速公路的建設中發揮主導作用。而電腦和通訊的融合為SERDES技術開闢了更為廣闊的應用前景。基於SERDES技術的高速串列介面正成為一種通用的IO介面標準。近年來世界上有多個標準組織已經或正制訂從1G到10G的高速串列介面標準(見表2)。1~6G+SERDES產品為目前高速串列介面標準的主流,其中2.5G/3.125G為第一代產品,5G/6.25G為第二代產品。這些晶片採用0.18微米的CMOS製程就可以實現。表2: 高速串列介面標準一覽

資訊高速公路主要由以光纖作為傳輸媒體的廣域網路(SONET)和區域網路(乙太網路)組成。廣域網路和區域網路分別向近距離和遠距離滲透,在都會區域網(MAN)交匯。而且,在廣域網路上傳輸乙太網路數據包的協議(Ethernet over SONET)使得廣域網路和區域網路的界限更為模糊。隨著網際網路資訊流量的成長,對資訊儲存容量的需求也大幅成長。目前有三種常用的資訊儲存方式:直接連接儲存(DAS)、網路連接儲存(NAS)和專用儲存區域網(SAN)。最簡單的直接連接儲存是透過小型電腦系統介面(SCSI)把磁碟驅動器直接連接到伺服器上。網路連接儲存是把儲存設備連接到區域網路而儲存資訊的傳輸需要透過區域網路進行。SAN採用光纖訊息通道技術,是連接伺服器和儲存設備的專用網路。

SERDES技術的應用從光纖通訊發展到電腦通用I/O介面,其傳輸媒體也由光纖發展到銅線或背板。InfiniBand是一種採用電纜或背板作為傳輸媒體的高速串列介面,主要用於數據中心伺服器和儲存設備之間的通訊。RapidIO是一種針對嵌入式系統的匯流排結構,有平行和串列兩種規格,主要用於嵌入系統的處理器匯流排,局部I/O匯流排及背板。光互聯論壇(OIF)制訂了多種光纖通訊晶片之間的介面標準,其中公共電氣介面(CEI)把背板通訊速率提高到6G和11G的水準。作為電腦介面技術從平行向串列的標誌性轉變,PCI Express將會取代PCI和PCI-X而成為周邊設備(網路、儲存和視訊)的通用高速介面標準。在此轉變過程中,提供向下相容的‘橋接元件’會率先投入市場,隨後是完全基於PCI Express的周邊設備板卡。與此同時,PCI Express的應用也向通訊領域拓展,基於PCI Express架構的‘先進交換’就是針對通訊而提出的。PCI產業電腦製造商協會(PICMG)正制訂一系列稱之為先進電信運算架構(AdvancedTCA)的規格,包括對背板、電源、散熱、機械和系統管理等方面的要求,旨在為下一代電信設備提供標準化的通用平台。

作者:王守軍


Email: shoujunwang@ieee.org


Altera公司




投票數:   加入我的最愛
我來評論 - 高速串列通訊技術的發展、設計及應用
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首