Global Sources
電子工程專輯
 
電子工程專輯 > 網路技術
 
 
網路技術  

滿足類比介面要求的VDSL前端主要指標分析

上網時間: 2004年08月29日     打印版  Bookmark and Share  字型大小:  

關鍵字:VDSL  甚高速數位用戶線  ADSL  甚高速數位用戶線  QAM 

超高速數位用戶線(VDSL)技術將是有線數據通訊發展的下一個關鍵技術,目前VDSL的調變方案還沒有確定,但無論最終是採用QAMDMT,都將面臨十分複雜的類比介面問題。本文針對類比介面所涉及的誤碼率、噪音、失真和功耗等問題,詳細討論了設計工程師在開發VDSL前端時面臨的挑戰和解決辦法。圖1:T1.424上、下行頻段。

目前ADSL技術已經獲得了巨大的成功,預計今後幾年內其用戶數還會繼續增加。但隨著用戶不斷要求更高的連接速度,很多人相信VDSL必將是有線數據通訊發展的下一個關鍵技術。

正如ADSL一樣,VDSL也必須透過類比訊號來實現通訊,無論最終採用何種編碼方案(QAM或DMT),VDSL面臨的類比介面問題都一樣複雜。本文將討論設計人員在開發一種VDSL前端時所必須解決的類比介面問題。討論時,我們將考慮誤碼率(BER)、噪音、失真以及更多其他性能要求。

定義線路驅動器要求

VDSL將頻譜分成5個不同頻段,如圖1所示。與ADSL的不對稱頻譜相較,VDSL很容易獲得對稱的數據速率。即使線路條件與服務供應商來決定實際的線路速率利用率,仍然有可能實現對稱數據速率。此外,應由製造商自己決定利用其中的2、3、4頻段,或所有的5個頻段。這使得根據電話公司所能提供的服務選項來定製數據速率變得很容易。

訊號傳輸時,無論是數據泵、數據轉換器還是濾波器,訊號都必須透過類比放大器在時域傳輸。圖2所示為一種採用1:1變壓比的電路配置圖。為簡單起見,圖2所示電路採用了傳統的端接技術。此電路已在ADSL中廣泛使用,該配置的差分特性被證明非常有效。此電路配置的優勢包括將變壓器輸出電壓加倍、減少偶次諧波,以及在系統中保持內在平衡的訊號傳輸等。

功率電平的考慮

T1.424 VDSL標準草案規定,對於採用100(線路條件下的局端(CO)部署中,上、下行訊號的最大功率電平不得超過+14.5dBm。而對於部署在機櫃的情況,下行訊號電平限制在+11.5dBm,而上行訊號電平則限制在+14.5dBm。相對而言,ADSL允許上、下行訊號電平分別達到+13dBm及+20dBm。ETSI標準規定在採用135(線路的所有情況下,上行訊號電平都不能超過+11.5dBm圖2:具有+14.5dBm線輸出功率,PAR為16.9dB的VDSL線路驅動器電路。

VDSL的一項優良特性是該標準允許系統在25kHz至1.1MHz的ADSL頻段內傳輸與ADSL訊號功率譜密度一樣的-40dBm/Hz訊號。超過1.1MHz的極限功率譜密度一般為-60dBm/Hz,但一些屏蔽線允許在高達12MHz的某些點上擁有-50dBm/Hz的功率譜密度。其優勢是VDSL可在與ADSL相同的距離上達到同樣的數據速率,同時還具有在較短迴路長度上提高速率的能力。

在這裡,我們必須首先將這些功率電平關聯到電壓及電流值。對於T1.424定義的VDSL技術標準以及100(負載,+14.5dBm意味著1.68Vrms的電壓,+11.5dBm即意味著1.38Vrms的電壓。而對於ETSI標準,+11.5dBm意味著1.38Vrms的電壓。利用這些值,下一步便是分析線路驅動放大器必須提供多大的峰值電壓及電流。

但所給出的這些值是均方根(rms)值。正如ADSL一樣,當在時域中產生多個音訊時,可能將產生大的尖峰。為使誤碼率(BER)低於標準所規定的1x10-7水準,限幅(削波)問題必須限制在最低水準。

為確定所允許的限幅大小,一般給系統定義一個振幅因子(CF)或峰值-均值比(PAR)。到底多大的PAR值才是適當的常常具有爭議,根據程式碼具體實現結合PAR值縮減考慮,各個廠商都幾乎採用不同的PAR值。DMT系統的典型PAR值介於15dB至最高的18dB之間。

BER與變壓比要求

對於類比線路驅動器設計,必須利用峰值電壓及電流來確保滿足BER要求。故電源必須經過適當選擇以支援峰值輸出電壓,並加上放大器本身的內部餘量再加一些安全餘量。對於大多數放大器而言,此餘量至少應為2V。值得注意的是,這是一種動態餘量,而非靜態或直流餘量。另外,當放大器輸出峰值電壓時所推動的電流為最高,這意味著放大器的資料手冊可能並未給出選擇一種合適放大器所需的全部參數。

線路驅動放大器要求的另一個因素是變壓比。低的變壓比(例如1:1)允許最多的接收訊號進入系統,同時對系統噪音要求最低。

由於VDSL涉及到很高的頻率,再加上雙絞線的衰減特性,故VDSL有可能擁有最高的接收訊號,即最低的變壓比一般將達到最佳的接收數據速率。如圖2所示,以1:1變壓比及16.9dB的PAR值產生+14.5dBm的線功率,要求線路驅動器產生最大11.8Vp(23.6Vpp)的輸出電壓及118mA的輸出電流。要求的均方根值為非常適中的1.68Vrms及16.8mArms,因為變壓器的有效負載為RLine/N2圖3:典型線路驅動器系統中的噪音分佈。

而另一方面,使用大變壓比,譬如1:2,則允許為線路驅動器採用較低的電源。而低電源則能降低功耗,但是將很難滿足噪音要求,且接收訊號以相同比例減少,而線路驅動器的輸出電流則以同樣的變壓比增加。

利用與前面一樣的示例,線路驅動器現在需要產生最大5.9Vp (11.8Vpp)的輸出電壓及235mA的輸出電流。值得注意的是,該電壓和電流是在線路驅動器頻率高達12MHz的條件下產生,要控制這麼大的電流並實現低失真具有很大的困難。

表1列出了不同標準對線路驅動放大器的影響,其中給出了ADSL電平以進行比較。需要注意的是,這些數字並未考慮變壓器損耗,而該損耗在整個頻段內一般介於0.2dB與0.5dB之間。

在分析表1所列出的放大器輸出要求時,為線路功率增加插入損耗以替代所增加的功率損失。例如,如果有0.5-dB的插入損耗,則放大器將需要在放大器輸出端產生一個相當於+15dBm的功率電平。這迫使放大器為1:1變壓器產生最大12.45Vp的電壓及124.5mA的電流,以在線路上獲得+14.5dBm的訊號功率電平(假設變壓器的插入損耗為0.5dB)。

噪音要求

線路驅動器噪音是VDSL系統的另一個關鍵問題。放大器將在整個頻率範圍內產生噪音,而並非僅在傳輸頻段。這種噪音將存在於接收頻段,必須由混合電路來抑制從線路驅動器中輸出的訊號以及避免噪音進入接收通道。

但由於線路條件不受控,故混合電路一般只能抑制6到20dB的傳輸訊號及噪音。按經驗假設能產生6dB的抑制(但某些情況下此值能低到0dB),這意味著在只有6dB的抑制條件下,由線路驅動器所產生的任何噪音都將耦合到接收通道中。

能達到-140-dBm/Hz的系統噪音目標將非常理想,這意味著放大器總的差分輸出噪音將不超過-140dBm/Hz+20log (2/N)(其中N為圖3所示傳統系統中的變壓比)。為達到100(系統中-140-dBm/Hz的噪音要求,線路驅動器的差分輸出噪音必須小於63 nV/√Hz(對1:1變壓器)及31.6nV/√Hz(對1:2變壓器)。然而,這並非是一個能輕易達到的指標,因為輸出噪音直接受放大器增益、放大器電壓噪音、電流噪音以及電阻值的影響。

由於速度與傳輸訊號有關,故電流反饋(CFB)放大器不失為線路驅動器的一種良好選擇。其斜率一般能超過2,000V/μs,且沒有電壓反饋(VFB)放大器那樣的增益頻寬限制,而且當在增益大於3的情況下使用時還擁有相對較低的噪音。

失真處理圖4:上行接收頻段溢出失真。

線路驅動放大器下一個必須考慮的因素是失真。從ADSL出現一開始,多音功率比(MTPR)就是一個糾纏不休的問題。從原理上來講,MTPR並不比諧波失真麻煩,因為後者能產生上千個音訊。

可以把MTPR看作與三階互調失真(IMD3)測試相同的指標,但是一種極限情況。透過在發射頻帶發送除了丟失音之外的所有音訊,我們可以進行這種測試。可以測量由於失真在丟失站(missing bin)產生的失真量,取其差即為MTPR。因為放大器只放大輸入其中的東西,因此,如果存在來自編碼解碼器的失真,放大器會相應對產生的失真進行放大。

最初的ADSL標準規定MTPR要求等於(3B+20)dB,其中B是系統的位元數。目前,許多VDSL系統為10位元。但是,由於需要更高的數據速率,預計會很快提高到至少12位元並最終達到14位元。對於12位元系統來說,MTPR是56dB,而14位元系統則要求62dB的MTPR。MTPR要求從最初的ADSL標準上定義,且等於(3B+20)dB,其中B為系統位元數。目前,很多VDSL系統都為10位元,但預計近期將至少增加至12位元,甚至隨著更快的數據速率的出現將增加至14位元。對於12位元系統,MTPR預計為56dB,而14位元系統則要求有62dB的MTPR。

然而,目前的應用系統已經證明了在ADSL中52∼54dB的MTPR已經能獲得足夠好的性能。儘管系統採用52dB就已經很合適了,但大部份ADSL設計盡力採用15位元的B值,因而要求最低65dB的MTPR。這意味著,MTPR並非事實上的標準,只不過是個優良指數罷了。MTPR越高,線路驅動器的線性越好,且其產生無干擾訊號的潛力也越大。

接收頻段溢出

線路驅動器另一項更為重要的失真指標是接收頻段溢出,然而這種指標在廠商提供的數據資料中一般很難找到。

圖4提供了下行放大器這項指標測試的概念。從本質上講,就像MTPR測試一樣,該測試將在傳輸頻段產生所有音訊。儘管可採用如MTPR測試一樣的單個音訊,但這是一項及其困難的測試,且在實際系統環境中並不現實。相反,最佳的訊號是調變後的測試訊號,如用於培訓序列的訊號(又稱為showtime訊號),然後可以檢測接收頻帶中產生的失真量。表1:線路驅動放大器輸出要求比較。

如果是線路驅動器在接收頻段產生失真,則將抬高接收頻段的噪音基準(noise floor)。由於較差的混合抑制而使很低的線路驅動器噪音要求變得非常重要一樣,接收頻段失真問題也同樣重要,這種失真的主要影響是使接收數據速率及距離減少。對於VDSL來說,達到高於-68dBc的接收頻段失真水準非常理想,而對於接收頻段一般為25kHz至138kHz的ADSL來說,接收頻段失真應優於90dBc才能獲得良好的接收數據速率及更長的線路距離。

可能有人會認為-68dBc並不是很好,特別是與ADSL相較,但考慮到12MHz比1.1MHz的頻寬寬10倍,以及所採用的多10倍的音訊數,達到這種水準的接收頻段失真對於線路驅動器來說已經是一種很大的挑戰。如果再加上低噪音要求、潛在的高訊號增益以及超過100mA驅動峰值電流的要求,設計任務甚至變得更具挑戰性。因此,CFB放大器是滿足這種失真要求的理想選擇。

從ADSL失誤中吸取教訓

VDSL吸取了ADSL的發展教訓。對於ADSL來說主要關注的一件事是局端中的功耗,尤其當局端必須為線路提供+20dBm的訊號電平,以及在一塊PCB上擁有多達72條線路的時候。為解決此問題,ADSL現在採用合成阻抗或主動阻抗。該技術可有效地減少後端端接所需的串聯電阻值,以及對線路上輸入訊號的接收。

採用主動阻抗的優勢是可大幅減少此阻抗上的訊號損失,並能減少線路驅動器的輸出電壓及電源電壓,能將功耗降低多達50%。

這種阻抗技術的缺點是接收訊號會顯著地減少。對於訊號頻率很高且擁有最大線衰減的VDSL來說具有相當大的風險。如果主動終端被作為合成因子,則原始電阻值與新電阻值的比例應該維持相當的小。目前的ADSL系統一般採用4至10的合成因子,除特殊情況或短距系統外,VDSL應盡量採用不超過2至3的合成因子。

作者: Randy Stephens


德州儀器公司




投票數:   加入我的最愛
我來評論 - 滿足類比介面要求的VDSL前端主要指標分...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首