Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

Lauterbach除錯方案支援Altera Nios II處理器

上網時間: 2005年03月11日     打印版  Bookmark and Share  字型大小:  

關鍵字:Lauterbach  除錯  Altera Nios II  處理器  Altera 

Altera公司與Lauterbach將共同為Altera Nios II軟式核心嵌入式處理器的多處理器除錯提供直接支援。軟體工程師現在可以在Altera FPGA或者HardCopy系列結構化ASIC上,利用專用軟體環境對多個Nios II處理器進行除錯。

Lauterbach多處理器除錯方案實現了FPGA上多個Nios II處理器的顯示和控制功能。每個Nios II處理器可透過邏輯分組和同步、同時對開始、步進和中斷命令作出回應。此外,交叉中斷點感應技術使用戶在多個處理器全部到達指定中斷點後,能夠暫停系統的運行。

該方案採用Lauterbach的TRACE32-PowerView除錯器軟體,為一個或多個Nios II處理器除錯提供了統一的圖形環境。同時,Lauterbach的TRACE32-PowerDebug硬體除錯模組通過與Altera元件簡單的JTAG連接,為設計人員提供直接的系統硬體連接。

Altera表示,透過在單顆FPGA上嵌入多個軟式核心處理器,在多種設計環境下,系統設計人員均能實現較具彈活的高階性能表現。另外,該方案還透過與Nios II系統的高速Mictor連接器,實現外部時間戳蹤跡採集功能,在300MHz上為用戶提供512Mb的採集深度。





投票數:   加入我的最愛
我來評論 - Lauterbach除錯方案支援Altera Nios II...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首