Global Sources
電子工程專輯
 
電子工程專輯 > 測試與測量
 
 
測試與測量  

Altera增強QuartusII的設計編譯功能

上網時間: 2005年07月11日     打印版  Bookmark and Share  字型大小:  

關鍵字:Quartus II 5.0、FPGA、CPLD、SOPC builder 

隨著FPGA在通訊與消費等市場的廣泛應用,其設計工具的作用越來越受到重視。在Altera最新推出的Quartus II 5.0工具中增加了軟體編譯增強技術,在進行高密度FPGA設計迴路時,可縮短近70%的設計編譯時間。

Altera公司亞太區產品市場經理林慶指出,客戶在設計大型FPGA時,設計迴路時間、接腳規劃和IP整合成為影響設計效率的主要因素。有鑑於此,Quartus II 5.0增加了編譯增強功能、接腳規劃器和SoPC builder等功能,提高了高密度FPGA的設計效率。

編譯增強技術使得設計人員在合成和佈局佈線時,能夠將設計分成實體和邏輯部份;其特性支援以模組為主的設計,設計人員能夠保持專用模組性能不變,而只對其它模組進行最佳化。這樣,在設計出現更動時,只需要對更改部份進行編譯,而無需像過去一樣全部進行重新編譯,顯著提高了時序逼近效率。這也使得FPGA設計越來越接近ASIC的設計方法。

例如,在應用Stratix II的設計過程中,從來源文件開始後,就進入分區指定,再到合成,形成每個分區的合成網表;然後分區合併,進入整個設計單一合成網表,再進行佈局佈線,然後產生回饋資訊的網表到分區合併階段,如有修改,即可實現,最後透過驗証完成完整的FPGA元件的應用設計。

相對於Quartus II 4.2中的合成增強功能,5.0版的編譯增強功能的優勢主要是在設計流程中的合成與佈局佈線階段,而合成增強功能僅限於設計合成階段,在設計佈局佈線中會產生交叉分區的邊界最佳化。

除了編譯增強功能,新的I/O接腳規劃器簡化了高密度和大接腳數量設計接腳分配和確認過程。SoPC builder軟體可以自動完成嵌入式系統建構和合成處理,為採用PCI、外部記憶體介面(EMIF)和定製處理器介面的外部處理器提供簡便介面,支援多處理器系統內的處理器間通訊和資源安全共享。

此外,5.0版本降低了對實體記憶體的佔用,因此多數針對高密度Stratix II元件的設計能夠在PC上進行,只佔用2GB儲存空間。它支援Windows XP\2000\NT、Red Hat Liunx7.3\8.0、Enterprise WS3.0、Solaris8\9以及HP-UX11.0等作業系統。此外,第三方合成工具如明導國際的Precision 2005a、新思的DC-FPGA 2005.03以及Synplicity的Synplify 8.1等都能夠使用5.0中的編譯增強功能。

作者:黃鶯





投票數:   加入我的最愛
我來評論 - Altera增強QuartusII的設計編譯功能
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首