Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

新工具問世 類比IC佈局可提早導入設計周期

上網時間: 2005年09月05日     打印版  Bookmark and Share  字型大小:  

關鍵字:類比虛擬原型  analog virtual prototyping  IC佈局  電晶體級佈局  IC layout 

美國新興企業Accelicon Technologies最近推出一種稱為「類比虛擬原型(analog virtual prototyping,AVP)」的技術,據稱能將類比IC佈局導入更早的設計周期。Accelicon的AVP產品能自動由線路圖生成「類比糾正」電晶體級佈局。它能處理達500個電晶體的模組,並與Cadence公司的Virtuoso定製IC設計套件整合。

類比虛擬原型與數位IC市場的高等級版圖規劃功能不同。「類比虛擬原型」或「版圖規劃」,在該公司看來,是能在設計周期早期生成的電晶體級佈局,可由一個非版圖專家的電路設計師在數分鐘內完成。AVP的輸入包括線路圖、庫資訊和技術文檔。用戶可以自行定義自有約束。AVP然後開始兩步驟的流程:電路分析,透過訊號流程驅動的技術分析拓樸;佈局。

(Richard Goering)





投票數:   加入我的最愛
我來評論 - 新工具問世 類比IC佈局可提早導入設計...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首