Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

聯電為0.13微米RF設計公司提供IC設計資源

上網時間: 2005年09月05日     打印版  Bookmark and Share  字型大小:  

關鍵字:UMC  Integrand Software  RF CMOS  射頻設計  EDA 

聯電(UMC)與電子設計自動化軟體公司Integrand Software共同宣佈,兩家公司的合作已經成功的為0.13微米射頻設計公司研發出的IC設計資源。透過這次的合作,聯電的VIL(虛擬電感器設計單元資料庫)更為強化,並且擁有Integrand公司所提供的新式設計能力。新的GUI(圖像用戶介面)與聯電FDK(晶圓專工設計套件)結合,能讓設計公司在更短的時間內,以新的方法創造更精確的設計。

Integrand公司提供的EMX與EMX-Continuum工具為聯電VIL所使用,作為各種螺旋型電感器其Spice模式的合成,包括Planar,Stacked與Symmetric電感器。準確度已經通過驗證,只在感應係數測量的幾個百分比之內,更敏感的參數如品質因數(Q)也已通過驗證。

「我們非常高興與聯電合作,並且將技術授權予他們,以幫助RF CMOS設計公司提供更好的設計能力,」Integrand Software公司的總裁Sharad Kapur表示,傳統上,晶圓廠只為主動元件提供可定標模式。EMX-Continuum軟體則為聯電螺旋型電感器提供參數化或可定標模式。除此之外,Integrand公司的Optimum Inductor Finder與聯電的FDK及VIL結合,為電感器合成的問題提供一個解決方案。這個問題在以往被認為非常棘手,因為被動元件需要大量的設計空間。

Integrand公司的Optimum Inductor Finder是一個以GUI為基礎的合成工具,目前已經應用在FDK中,讓聯電的客戶能獲得他們需要的感應係數,並且在品質因素和面積間取得最好的平衡。設計公司同時也可在超寬頻(UWB)電路設計的固定頻率範圍內要求特定的「平直度」。這項與FDK的整合能提供逆向注解,以驅動聯電的Schematic Driven Layout。此外,Spice模式參數成幾何級數增加,能讓電子設計自動化工具-佈局寄生擷取(LPE)工具自GDS資料庫擷取post-layout模擬的模式參數。

「研究室進行的實驗顯示這項工具的準確度橫跨了不同的設計空間與不同的晶圓,」聯電中央研究發展部副總簡山傑表示,“在這項研究中使用了Planar,Stacked與Symmetric電感器,在探針結構de-embedding前、後的準確度都已獲得確認。這項正面的成果顯示聯電已能提供此項工具給射頻設計公司。”





投票數:   加入我的最愛
我來評論 - 聯電為0.13微米RF設計公司提供IC設計資...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首