Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

現有電腦網路正為下一代SoC設計帶來新的靈感

上網時間: 2005年10月13日     打印版  Bookmark and Share  字型大小:  

關鍵字:網路  系統級晶片  互連  服務品質  再使用 

最近聚集在法國Margaux小鎮的系統單晶片(SoC)專家們表示,現在辦公室的電腦網路可能成為下一代IC設計模型。

在多處理器SoC(MPSoC)會議上,網路單晶片(NoC,networks-on-chip)的概念引起人們濃厚興趣。會議的主要演講者包括法國新創公司Arteris SA和Sonics,前者聲稱推出了業界第一款商用NoC工具,後者則表示其1999年推出的‘智慧互連’其實就是NoC概念。

此次會議並未對NoC作出一個共同的定義,而且與會專家對未來能否形成一致的意見也普遍持懷疑態度。不過,他們至少在一個方面達成了明顯的共識,即晶片互連是一個瓶頸。簡單的點對點匯流排已經不能滿足複雜的SoC上處理器、記憶體和各種IP模組所需的頻寬要求。

NoC概念採用以封包為主的方法和分層方法(例如事務處理層、傳輸層和實體層)來替代原先的固定匯流排。它將服務品質(QoS)等聯網概念帶入晶片級,QoS包括能夠預測封包延遲和封包到達的能力。

“相較於為每個連接都分配一條專用連線的方式,我們採用一個三層封包網路的方式重覆利用連線資源。”Arteris公司新任執行長Charles Janac表示,“我們正計畫在同一條線上實現封包傳遞。”他曾在今年三月將其NoC工具描述為一個可配置IP。

NoC的支持者認為,其潛在的優勢包括大幅提高數據傳輸速率、更大的彈性和更容易的IP再使用

圖1:交換架構控制的網路
介面單元採用分層傳輸
技術連接IP模組。

Arteris公司技術長Alain Fanet表示,其NoC工具可以解決IP再使用的問題,因為它能很容易地實現採用不同匯流排格式的IP連接。此外,它的可重配置性能消除對晶片重新設計的風險。有些MPSoC開發者擔心NoC可能會增加功耗和面積,Fanet對此回應道,晶片尺寸實際上會更小,因為傳統匯流排、FIFO和中繼器是佔據晶片空間的主要元件。

Arteris和意法半導體公司(ST)都將NoC定義為一個彈性的、可擴展的和以封包為主的晶片網路。但Sonics的技術長Drew Wingard對NoC作了更簡單的定義,即NoC就是“在晶片通訊中應用網路技術”的晶片。

他表示,最近發佈的SonicsMX產品就是一款NoC,它利用了以插槽為主(socket-based)的設計、最佳化的交換結構協議和包括QoS、電源管理和安全在內的更高階服務。不過,它的‘封包’實際上只是一些單字,而且SonicMX並未採用Arteris的全局非同步/本地同步(GALS)技術和許多最新研究成果。

“許多人已經提議將NoC作為晶片互連的解決方案。”麻薩諸塞州大學電氣與電腦工程副教授Wayne Burleson指出,“這是向正確方向邁出的重要一步,但仍有許多設計決策有待確定。”它們包括核心間隔尺寸、匯流排寬度、網路拓樸、以及應該非同步或同步的地方。

全域和晶片網路

德國Karlsruhe大學遠端資訊學院教授Martina Zitterbart指出,許多概念都可以應用到NoC,包括封包交換、彈性化、強韌性、安全性和QoS。她認為,儘管不需要人為干預的‘零接觸’全域網路是目標,但對於沒有網路管理員的晶片網路而言,零接觸是必要的。

ST已經開發出一種名為STNoC的技術,該技術能夠支援任何拓樸結構,並且可由一個內部工具自動生成,ST的研究實驗室負責人Marcello Coppola表示。

“我們當然願意使用NoC。”Coppola的同事、ST的SoC平台自動化技術總監Pierre Paulin說道。

飛利浦研究實驗室的首席科學家Kees Goossens目前正從事NoC的研究,他最關切記憶體。“你能夠到處移動數據,但你準備把數據儲存在哪?呢?”他問道。至於記憶體的分層結構,Goossens認為,NoC可與包含串流的架構妥善配合工作,並與其它架構競爭。

瑞士洛桑聯邦工學院教授Giovanni de Micheli提供了一些來自xpipes的測試基準,xpipes是意大利博洛尼亞大學和史丹佛大學共同開發的一種可合成的NoC基礎架構。與AMBA AHB多層匯流排相較,在嚴重的系統競爭情況下,xpipes能節省高達21%的執行時間,儘管它的時延會稍微變得差些。“你能夠借助NoC實現重大的性能,但面積和功耗開銷仍很可觀。”de Micheli介紹道。

德國凱澤斯勞騰(Kaiserslautern)大學教授Norbert When則提出了另外一種學術測試基準,並比較了固定互連和NoC技術在低密度奇偶校驗解碼器方面的性能。結果顯示,NoC的執行速度可達到500MHz,而固定匯流排只有64MHz,而且NoC更加靈活。

但壞消息是:NoC的功耗近30W,而固定匯流排只有700mW,並且NoC的晶片尺寸是固定匯流排的2倍。根據對性能和面積的折衷考慮,Wehn認為目前NoC很難找到合適的應用。

不過,其商用化努力據稱做得不錯。Arteris表示,實際上,NoC技術可以節省晶片尺寸,而且功耗也不會比傳統匯流排結構更高。

與此同時,目前已進入行動手機應用的SonicsMX擁有成熟的電源管理功能。事實上,Sonics也聲稱,電源效率是SonicMX的一大特色。

產品上市

去年推出的SonicsMX目前的用戶包括德州儀器和東芝公司,而且Wingard透露,採用SonicsMX的產品已經投片。Arteris的NoC設計工具套件目前正處於評估階段。

Arteris的可配置IP主要透過以下二種產品提供給用戶,一是用於設計網路拓樸的NoC Explorer,另一個是NoC Compiler,它可獲取拓樸結構,並產生SystemC模擬模型和可合成RTL。

該技術包括三個層:一個可提供可重配置IP介面的事務處理層;一個確保彈性和傳輸線效率的封包傳輸層;以及一個採用GALS的實體層。Arteris聲稱最大吞吐量超過750MHz,而匯流排吞吐量只有250MHz。“我們的產品效率要比目前的匯流排技術高3到4倍。”Fanet強調。

此外,該技術具有網路介面單元,它可以將IP導入到由交換架構控制的本地同步‘群集”。全局網路是非同步的。Janac指出,採用這樣的策略是因為完全同步系統會創造出很長的走線,而完全非同步的系統又難以實現。

與此同時,SonicsMX的製作是採用Sonics公司在1999年連同SiliconBackplance同時發佈的智慧互連概念。SiliconBackplane是一個採用分佈式共享匯流排的分層系統。而SonicsMX則增加了Crossbar交換機制、獨立請求和回應網路,並具有更高的吞吐量。目前在90nm節點可達到200MHz,而且還有上升的潛力,Wingard表示。

SonicsMX提供封包功能,Wingard接著說,儘管封包的尺寸一般只有一個字,但更大的封包必須使用更大的緩衝記憶體。這種方法支援非同步邊界,而其它部份是同步的。GALS則要求對EDA工具進行定製設計或改進,Wingard指出。

那麼SonicsMX是如何成為NoC的呢?據Wingard介紹,SonicsMX採用鏈接互連與IP的‘智慧代理單元’與所提供的高階服務,其中包括電源管理、安全性,以及保證的QoS。電源管理功能可以關閉晶片中不工作的部份,而且能支援多個電壓島。安全管理器可檢查存取企圖、標誌干擾和傳輸安全識別。

Wingard認為,Arteris的方法缺少上述這些電源管理、安全和QoS功能,因此是個‘空殼子’。他表示,在以記憶體為主的系統中,Arteris公司宣稱的高吞吐量能否保持還有待確認。

Janac承認,Sonics產品具有更多的電源管理特性,而Arteris產品只支援QoS功能。但他爭辯道,Arteris的方法速度更快、可配置性更強,而且獨立於源自Sonics的OCP協議,儘管Arteris也支援該協議。

由於Arteris主攻網路應用,而Sonics主攻行動手機應用,因此這兩家公司的目標市場是不同的。“目前我們不存在真正的競爭,以後或許會有。”Janac說道,“但那是正常的,因為一個健康的市場至少需要兩個玩家。”

對於這一新興的市場,飛利浦公司Goossens的看法比較實際。他說:“NoC並不是萬能的,它只是系統設計師工具箱中的另一個工具而已。你不能指望透過幾個IP,並將它們連接到一個‘魔術箱’中就可以完成任何事情。”

作者: 葛立偉





投票數:   加入我的最愛
我來評論 - 現有電腦網路正為下一代SoC設計帶來新...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首