Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

Cadence合成技術協助凌陽縮短IC設計時程

上網時間: 2005年11月15日     打印版  Bookmark and Share  字型大小:  

關鍵字:Cadence  益華電腦  凌陽  Sunplus  Encounter RTL Compiler 

益華電腦(Cadence)宣布凌陽科技(Sunplus)採用該公司Encounter RTL Compiler全面性合成功能技術,成功於一個月內完成小尺寸消費性電子產品晶片設計。Encounter RTL Compiler是Encounter數位IC設計平台的一部份,號稱可將百萬閘級的晶片縮小並加速設計流程。

Cadence表示,Encounter RTL Compiler經證實具有提高晶片效能、縮小晶片尺寸、降低耗電量及加快佈局規劃與繞線的功能,該公司將此指標定義為矽晶圓品質(QoS),協助客戶生產更小、更快、運作溫度更低的晶片。目前全球已有百餘家企業採用該技術,進行消費性電子、通訊、電腦、網路、圖形及SoC等IC產品的設計。





投票數:   加入我的最愛
我來評論 - Cadence合成技術協助凌陽縮短IC設計時...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首