Global Sources
電子工程專輯
 
電子工程專輯 > 製造/封裝
 
 
製造/封裝  

封裝已成為晶片設計中的重要一環

上網時間: 2005年12月14日     打印版  Bookmark and Share  字型大小:  

關鍵字:chip  晶片  packaging  封裝  low-k dielectric material 

過去,晶片設計人員可以把封裝視為一件理所當然的事,但現在情況已經發生了重大變化。隨著low-k介電材料以及日益升高的矽晶熱密度出現,封裝專家也開始在第一時間參與設計。最近,EE Times的記者採訪了Amkor Technology公司的封裝開發部門副總裁Chris Scanlan,共同探討堆疊技術(stacking technology)演進、封裝可靠性問題以及更環保的封裝技術。

Chris Scanlan,Amkor Technology公司封裝開發副總裁

EET:現在,晶片設計人員是否給予封裝足夠的重視?

Chris Scanlan:過去,一般直到產品設計出來後才考慮封裝問題。但在過去五年中,這種觀念已完全改變,就這一點而言,封裝已成為晶片設計中的一部分。元件設計人員現在在設計初期就開始考慮封裝,尤其是在實現low-k介電晶圓製造製程中。現在,在設計階段考慮封裝問題變得越來越重要,因為這樣我們就能考慮一些會影響可靠性的因素,如由於應力產生的交互作用。

EET:low-k材料如何導致了思維方式的轉變?

Scanlan:剛開始,我們發現low-k焊盤堆疊(pad stack)出現了一些故障,這是由於組裝製程和新型封裝設計交互作用下產生的,這種故障在過去是不會發生的。這確實導致晶圓製造與封裝製程之間必須要有更多的互動。未來,在65奈米和45奈米等更先進製程中,IDM和晶圓代工廠也必須考慮封裝製程,並在設計low-k元件焊盤堆疊的同時考慮到封裝和製程工程。

EET:你們如何與晶圓代工廠合作?這樣的合作方式會改變嗎?

Scanlan::在我們的客戶中,依賴晶圓代工廠的無晶圓設計公司持續增加。也因此,我們與晶圓代工廠間的關係在過去幾年中,獲得了顯著的提升。例如,我們不但與代工廠合作定義與其新型low-k材料相容的組裝製程,而且還使我們的組裝製程開發與代工廠的晶圓技術開發平行展開。我們不但在類似晶圓切割、焊盤堆疊和邊角設計的環節中共用資訊,而且還合作開發能與IC公司共用的應用資訊,這樣IC公司就能設計出可供製造的產品:這不僅僅侷限於裸片設計,因為這些裸片還與我們的組裝製程完全相容。

EET:業界經常討論邁入65奈米或45奈米製程技術所遭遇的難題,在封裝領域是不是也存在著類似的問題?

Scanlan:隨著IC幾何尺寸的持續縮小,封裝的互連密度也迅速提升。我們面臨的主要挑戰是趕上晶圓製程微縮的步伐,這意味著我們必須採用更小的覆晶晶片(flip-chip)間距、利用更高密度的基板技術並導入更細間距(finer pitch)引線接合方法。現在,我們關注的重點是如何在我們的工具中改進上述設計。

EET:若採用更細間距接線技術,是否必須採用新的基板材料?

Scanlan:是的,我們在開發新技術中投入了相當大的精力。我們不僅希望能顯著提升晶片密度,而且還希望能減少基板成本。現在,在不斷增加互連密度的同時,我們也顯著地降低了產品成本。看來,在基板製造中確實有必要另闢蹊徑。

EET:過去4到5年中,堆疊晶片技術似乎取得了很大進展。你們在這方面取得哪些進展?未來5年中又將在哪些領域推廣該技術?

Scanlan:高容量堆疊晶片的第一項應用領域是應用於行動電話的快閃記憶體與SRAM整合。這是典型的雙裸片堆疊應用。隨時間的推移,我們還將推出更高整合度的邏輯與記憶體堆疊封裝以及邏輯與邏輯堆疊封裝,並使堆疊技術整合的元件數達到三個或更多。由於在3D封裝中,封裝厚度至關重要,因此我們必須處理一些特定問題。例如,在開始研究元件(尤其是特定的記憶體元件或類比IC元件)電氣性能改變之前,我們能多大程度削減矽晶片晶圓的厚度。這些困難大部分都是可以克服的。接下來,我們需要建立的是整合多家供應商元件的能力,進而形成一種新的營運模式,使其能夠適用於包含多家供應商元件的整合式裝置。

EET:您認為你們能獲得比在單個封裝中堆疊多塊裸片方式更大的良率嗎?

Scanlan:我們關注的良率並不僅侷限於組裝良率,還取決於最終測試的良率。組裝良率在兩方面非常類似。裸片堆疊是一項具有超高良率的製程。隨之而來的成品損耗取決於最終測試良率,這與單晶片封裝的成品損耗完全相同。考慮4塊裸片堆疊封裝的良率時,如果一個元件的良率很低,那麼你將突然發現,你會因為每個元件出現這樣或那樣的問題而摒棄了很多相當不錯的元件;尤其當這些元件由不同的公司提供時,問題將變得複雜得多。因此,這時很難透過分析斷定問題出自何處,進而對成品損耗風險進行相應的管理。這也是推動堆疊封裝(Package-on-Package)發展的一個主要因素。

EET:據我瞭解,為了使封裝散發熱量,需要找到低熱阻材料,但這也變得越來越困難。您認為這也是一項巨大的挑戰嗎?

Scanlan:這確實是巨大的挑戰,這也是為什麼在高性能元件(如繪圖晶片)中需要轉向採用覆晶晶片的主要原因之一。我們碰到的最大障礙在於,必須考慮晶片的熱性能,即便在IC設計階段。Amkor參與了系統級上的熱分析和熱建模全部過程。在IC設計階段,我們不僅需要在封裝中對客戶元件進行熱性能建模,而且還需要考慮最終系統中元件與封裝技術結合後的性能。

EET:未來數年中,你們可能會遭遇哪些封裝難題呢?

Scanlan:最近,我們重點研究了兩大領域,即符合歐盟電子電機設備中危害物質禁用指令(Restriction of the Use of Certain Hazardous Substances,RoHS)的要求和‘綠色’封裝。最初,我們投入了大量的精力開發能在高達260℃溫度下進行無鉛回流焊接(solder reflow)的材料。在過去4到5年中,我們投入了相當的精力證明我們的封裝系列能支援這樣的回流焊接溫度,因此很大程度上我們已克服該難題。下一個需要解決的難題是解決無鉛焊接球的焊接縫可靠性。在那些封裝必須通過嚴格的即點即焊(drop-and-bend)測試的可攜式應用中,這個問題變得尤為突出。目前使用的無鉛焊接合金在即點即焊測試中的可靠性距離錫鉛共晶體還有一定差距。

EET:你們在研發中關注那些類型的封裝?

Scanlan:我們投入了相當大的精力致力於開發應用於影像、核心邏輯、網路和運算以及晶圓級CSP技術等領域的覆晶晶片技術。我們將繼續朝這個方向努力。我們關注的另一大領域是通訊和消費電子。我之所以將兩者放在一起,是因為這兩個領域的元件正在不斷融合,而封裝也非常類似。我們在這方面的工作包括堆疊封裝開發、增加能整合至堆疊CSP的裸片數目並減少厚度以及3D封裝研究。

EET:你們如何致力於滿足RoHS的需求?

Scanlan:過去5年,我們投入了相當的精力開發環保技術,以滿足類似RoHS這樣的新標準要求,這也主要是為了適應歐洲市場的需要。在這一點上,我們提供的大部分封裝都能滿足RoHS的需求,很多也已經符合了‘綠色’標準。對於整個產業而言,這是件好事情,因為這能推動我們不斷開發具有更高可靠性的新材料和新製程。

=======================================================

Chris Scanlan

Amkor Technology公司封裝開發副總裁

美國華盛頓大學材料工程學士、碩士。

工作經歷:1994-1999,摩托羅拉半導體產品部電源產品分部。

開發高功率IGBT混合功率模組製造製程和自動化。

負責製造封裝材料選擇和設計。

1999年至今,Amkor Technology。

系統級封裝產品經理(2年半);系統級封裝業務部資深主任(2年半)。

封裝開發副總裁(1年)

==========================================================

作者:Anthony Cataldo

EETimes




投票數:   加入我的最愛
我來評論 - 封裝已成為晶片設計中的重要一環
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首