Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

三星:新3D封裝技術比MCP封裝尺寸更小

上網時間: 2006年04月18日     打印版  Bookmark and Share  字型大小:  

關鍵字:3D  三維封裝  Samsung  晶片封裝  三星 

三星電子(Samsung Electronics)日前宣佈開發出一種晶片3D封裝技術,採用其專利晶圓級堆疊製程(wafer-level stack process,WSP)。三星的WSP技術採用「Si貫通電極」(through silicon via)互連,適合用於手機和其它產品等一系列小型混合式的封裝。

該公司的第一款3D封裝由一個16gigabit記憶體解決方案組成,在同一個單元中堆疊了8個2Gbit NAND晶片。三星表示,該技術比目前多晶片封裝(multi-chip packages,MCP)尺寸更小。三星的WSP原型樣品垂直堆疊了8個50微米的2Gbit NAND快閃記憶體晶片,高度為0.56mm。

初期,三星將在2007年初把其WSP技術用於生產針對行動應用和其它消費電子採用NAND的記憶卡。隨後,將把這項封裝技術用於高性能系統封裝(SiP)解決方案,以及包括伺服器DRAM模組在內的高容量DRAM堆疊封裝。




投票數:   加入我的最愛
我來評論 - 三星:新3D封裝技術比MCP封裝尺寸更小
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首