Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

降低設計風險 台積電推65奈米DFM工具

上網時間: 2006年07月19日     打印版  Bookmark and Share  字型大小:  

關鍵字:DFM  TSMC  EDA  65奈米  晶圓代工 

台積電(TSMC)表示,透過與設計服務生態聯盟(Design Service Ecosystem)夥伴的合作,已完成65奈米的可製造性設計(Design for Manufacturing,DFM)工具套件,可降低採用65奈米製程技術的風險性,並確保晶片設計的投資效益。

台積電設計服務行銷處資深處長溫國燊表示,台積電一直積極與設計自動化(Electronic Design Automation,EDA)廠商進行DFM工具的驗證工作,以確保先進製程製造DFM資料與工具配合模型之相容性,並在不影響晶片尺寸及晶片效能的情況下,進而縮短晶片從設計到量產的時程,提高晶片的初期良率,同時確保晶片設計的投資效益。

目前通過台積電65奈米DFM工具套件驗證的EDA合作夥伴有Anchor Semiconductor、Cadence Design System、Clear Shape Technologies、Magma Design Automation、Mentor Graphics、Ponte Solution、Predictions Software與Synopsys等多家公司。

以台積電所提供的DFM資料統一格式DUF (DFM Unified Format)為基礎,台積電與合作夥伴已經進行多次資料相容性的驗證,確保這些自動化工具所產生的DFM資料模擬分析結果與台積公司的統一格式資料一致。晶片設計人員並可透過台積電驗證的設計自動化工具,直接取得並使用台積電針對製程開發並且經過加密的DFM資料套件。

為了確保晶片設計人員自不同公司DFM工具取得的資料格式與台積電製程資料格式一致,DFM工具的正確性、功能性及可用性必須經過大量製程資料的驗證,此一艱鉅的任務必須仰賴台積公司與設計相關合作夥伴的密切合作。台積公司藉由與主要設計自動化廠商的積極配合,多方驗證其各種工具,共同推出多項完備的DFM工具套件,不僅能提高晶片初次量產即成功的比例,並降低晶片設計週期。




投票數:   加入我的最愛
我來評論 - 降低設計風險 台積電推65奈米DFM工具
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首