Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

克服IC設計變異性挑戰 各方專家齊獻策

上網時間: 2006年08月09日     打印版  Bookmark and Share  字型大小:  

關鍵字:DAC  IC設計  DFM  EDA  變異性 

根據在七月底舉行的設計自動化大會(DAC)中一場座談會的與會專家之說法,要克服IC設計變異性(IC variability)的挑戰,正確地結合較佳的模型(modeling)與IC架構會是一個最好的方法。

在該場座談會上,主持人、同時也是Semiconductor Research公司(SRC)的電腦輔助設計和測試總監Bill Joyner,向與會專家提出了8個假想的、具備不同條件的公司,詢問他們願意投資那家公司。結果獲勝者是那些提供微影和製程變異模型(process variation modeling)、變阻常規架構(variation-resistant regular fabrics)和變容限設計(variation-tolerant design)的公司;從事擷取、佈局、佈線和良率最佳化的公司則獲得較少的支援。

德州儀器(TI)的實體驗證經理Clive Bittlestone指出,具有裕量的簡單邊界(corner)分析越來越費勁。「那讓我徹夜難眠,」他說:「這是一個關鍵問題。」大多可製造性設計(DFM)的結果都是由可用的工具提供服務的,但仍然需要“真正”的變異性分析和最佳化工具。

Bittlestone提出了在不同的製程節點所關心的設計問題。他在65nm節點第一關心的是閘形成,依次是設計規則檢查(DRC)、模型、統計時序分析、佈局和佈線、關鍵區域分析(CAA)和壓力測試,最後是參數擷取。受限設計規則(RDR)可能會減少對DFM的需求,但仍將需要DFM工具。

電晶體規模正變得越來越大,IBM奧斯汀研究實驗室的工具和製程技術經理Sani Nasssif指出,因為採用光學接近校正(OPC)技術,確定最終IC規模的成形電晶體的數量增加了。設計工程師不再對每一個電晶體進行設計,也不需要關心它們之間的相互作用,他說:「建構在可構成性基礎上的CAD時代已經過去了。」Nassif說:「這是我們設計方式的主要變化。」

英特爾(Intel)計畫工程師Vijay Pitchumani提出了三個處理變異性問題的建議,第一是透過強韌的設計規則和佈線設計策略,把變異性問題降低到最小;第二是首先針對具決定性的變異進行模型化;這會涉及大多數元件、互聯、電壓和溫度的變動程度。第三個建議是發明具有成本效益、參數可變的設計方法。

談到變異性問題,Qualcomm Technologies設計與製程總監Riko Radojcic說,這確實是一個“要運算”的問題。「製程邊界(Process corners)太寬,」他說:「我們把所有種類的變量都歸到一組邊界條件之中。」

所以首先要怎麼做?他說,“剝離(peel out)”系統產生的效應。如果可以對一種效應模型化,Radojcic說,那就首先要進行模型化,然後圍繞其進行設計,並從邊界條件中把它擷取出來。這就會涉及微影、化學機械研磨(CMP)、定向、密度及On-Chip-Variation (OCV)等等因素。其次,Radojcic表示,不要在不成熟的製程基礎上使用邊界條件。「把代工廠召集起來探討如何為邊界條件製作預見性的模型,會需要花上1年的時間。」他說:「他們沒有這麼悲觀。」一旦完成這項任務,設計工程師就可以著重處理真正是隨機、具有統計特性的變量上。

AMD部門經理兼設計工程師Norma Rodriguez表示,縮短上市時間的需求讓設計人員沒有辦法拿出強韌的設計規則。傳統的DFM設計是以佈線設計後校正為基礎的,而實體驗證假設一種基於規則的製程描述,所畫的佈線圖與投片完全匹配;這樣的假設並不保證良率和上市時間。

「如果我們想提前做DFM設計,我們就需要把固有的製程變化資訊嵌入到大多數(如果不是全部的話)CAD工具之中。」Rodriguez表示:「新的工具架構要支援能夠大幅度校正投片製程變化的設計流程。」

密西根大學電機工程和電腦科學系副教授Dennis Sylvester是這場座談會中唯一的學者,他指出抑制變異性是一個傳統的製程技術問題,但是設計人員的壓力加重了。「參數的良率應該是CAD工具發展的驅動力。」他說:「只思考時序和功耗問題是不夠的。」

「一種可能的辦法是,在基本的統計時序分析工具之上進行最佳化。但是迄今為止,很少有設計工程師購買此類工具。」他說,可能存在一種替代統計最佳化的方法:「那取決於確定性的公式表達和對變量空間進行的智慧採樣。這種方法適合於許多主流VLSI設計問題,並可能有更好的普及率。」

另一個值得關注的發現是:在變化的散開條件下,隔離和密集的佈線表現出相反的行為。與單一放寬間距的RDR方法相較,把隔離和密集的單元混合在一起,可以用小得多的面積補償各種參數的變化。

擅長統計時序的IBM研究所研究員Chandu Visweswariah從聽眾席中站起來說,大多變異性問題存在於晶片與晶片之間,而不是在晶片內部;他問到,這是否會引發座談會成員重新思考他們的假想投資呢?「你的結論是晶片與晶片之間的變異性是隨機的,需要用統計方法處理。」Radojcic回答說:「誰說是這樣?我們可以建立模型。」

(參考原文:IC designers share variability concerns, solutions)

(Richard Goering)




投票數:   加入我的最愛
我來評論 - 克服IC設計變異性挑戰 各方專家齊獻策
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首