Global Sources
電子工程專輯
 
電子工程專輯 > 嵌入式技術
 
 
嵌入式技術  

Lattice新款90奈米FPGA產品提供SERDES I/O

上網時間: 2006年09月22日     打印版  Bookmark and Share  字型大小:  

關鍵字:FPGA  90奈米  Lattice  LatticeECP2M  SERDES 

Lattice Semiconductor發表號稱業界最低成本的LatticeECP2M FPGA系列,提供高速嵌入式SERDES I/O外加一個工程預制的實體編碼子層(PCS)模組。新的LatticeECP2M系列產品採用了12吋晶圓90奈米CMOS製程;該公司表示,在此之前超過3Gbps的高速嵌入式SERDES I/O,只有在相對昂貴的高階FPGA中才具備。

LatticeECP2M將SERDES I/O功能整合在低成本的FPGA結構中,使該介面技術能夠用於迅速崛起的、對成本敏感的市場應用,如大量化的通訊、消費品、汽車、視訊以及工業設備等。其定價號稱只有市場上其他SERDES同類產品的三分之一。此外LatticeECP2M元件亦大幅提升內建記憶體容量,以便支援更高頻寬、基於SERDES的應用,其嵌入式RAM的容量從1.2 Mbit到5.3 Mbit。

LatticeECP2M系列將包含五款元件,密度從2萬個LUT到9萬5千個LUT。該系列的18×18的乘法器數量也增加了,其範圍為24至168。每個元件提供兩個延遲鎖定迴路(DLL)和八個鎖相迴路(PLL),用於時脈控制。這些元件具有多種fpBGA的封裝形式,I/O接腳數目為144到601個,工作電源為1.2V。

整合在LatticeECP2M中的SERDES經過精心設計,在一個具有成本效率的、高能效(功耗低至100mW)的四方型結構中實現。根據元件的大小,分別有1到4個這樣的四方型塊。每個四方型塊含有4個SERDES訊息通道(4個全雙工訊息通道),支援270Mbps至3.125Gbps的數據率。

該晶片中還內建了一個靈活的實體編碼子層(PCS),它含有8b/10b編碼、一個乙太網路連接狀態機和速率匹配電路。SERDES/PCS被設計在一起,以便支援目前最常用的基於資訊包的協議,包括PCI Express、Gigabit Ethernet、Serial RapidIO以及無線介面標準(OBSAI和CPRI)。

將SERDES、高性能DSP和低成本FPGA結構結合在一起的方式,對EDGE和接取系統供應商極具吸引力。這些供應商要將此類串列協議整合在他們的無線基地台、無線電網路控制器、DSLAM以及其它整合設備中。對低成本訊號處理感興趣的大容量儲存、高速伺服器、醫學影像和工業設備系統設計者,也可從LatticeECP2M系列獨特的特性中受益。

484和672接腳fpBGA封裝的LatticeECP2M系列第一款樣品LatticeECP2M-35,將於10月份開始供貨。Lattice預計在2007年上半年使整個LatticeECP2M系列上市。




投票數:   加入我的最愛
我來評論 - Lattice新款90奈米FPGA產品提供SERDES ...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首