Global Sources
電子工程專輯
 
電子工程專輯 > 嵌入式技術
 
 
嵌入式技術  

瑞薩發表用於65nm製程之高可靠性銅電子熔絲技術

上網時間: 2006年10月13日     打印版  Bookmark and Share  字型大小:  

關鍵字:電子熔絲  銅熔絲  低介電係數  瑞薩  LSI 

瑞薩科技(Renesas)宣佈開發出一種用於65nm製程的銅電子熔絲技術,其低介電常數不會導致低介電係數材料的開裂,具高可靠性。該公司表示,這種新技術在全球首次實現了利用熔融狀態下切斷銅熔絲的方法,來防止低介電係數材料的開裂,並已經應用於65nm製程的試驗階段。

熔絲廣泛用於大規模積體電路(LSI)元件,包括記憶體修補和穩壓電路的冗餘電路;熔絲是這類元件的一種重要構成技術。瑞薩表示,過去都是採用雷射切斷等技術來切斷熔絲。不過最近幾年,採用電流切斷的電子熔絲技術開發獲得了許多進展。

一般來說,電子熔絲具有以下的特性:(1)熔絲能夠在成型後切斷,進而有助於實現更高的產量。(2)無需使用雷射微調系統,可以有效地控制設備的投資成本;此外銅熔絲可以使用製造製程中常用類型的銅佈線製程。(3)無需在生產線上增加額外的工序,有助於控制成本。(3)銅佈線可以繼續用於未來的精細製程,因此可以降低開發成本。

但瑞薩指出,目前切斷銅熔絲的電流技術還存在以下問題。其一,低介電係數材料是一種易碎材料,熔絲上可能發生開裂。其二銅可能被迫進入裂縫中,導致熔絲區域出現空隙。此外如果熔絲是在這種條件下切斷,如上所述,裂縫中的銅就會使佈線短路。這種熔絲區域上的佈線線跡的連接是不能容忍的。

這個問題成為進一步縮小晶片尺寸的障礙。因此在努力實現更精細的製程時,找到防止低介電係數材料開裂的方法就成為了一個重要的課題。在這個背景下,瑞薩開發出了一種用於65nm製程的高可靠度的銅熔絲技術,在熔絲切斷時,不會引起低介電係數材料的開裂。

新技術號稱可提供的性能包括:一根熔絲切斷所需的時間少於10μs,在熔絲完好無損的條件下,熔絲切斷後的電流值可以減少到5位數或更大值;此外切斷的熔絲的高溫老化測試沒有顯示出退化,顯示了一種高可靠性。




投票數:   加入我的最愛
我來評論 - 瑞薩發表用於65nm製程之高可靠性銅電子...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首