Global Sources
電子工程專輯
 
電子工程專輯 > 測試與測量
 
 
測試與測量  

ARM嵌入式記憶體測試修復方案可提升奈米製程良率 

上網時間: 2006年10月26日     打印版  Bookmark and Share  字型大小:  

關鍵字:ARM  emBISTRx  嵌入式記憶體  BIST  BISR 

ARM推出新款先進emBISTRx嵌入式記憶體測試與修復系統,整合了內建自我測試(Best-in-Self-Test,BIST)及內建自我修復(Best-in-Self-Repair,BISR) IP,使AdvantageMetro系列記憶體在邁入45奈米、65奈米及90奈米製程時,能提高整體晶片良率、降低晶片成本、提高獲利,以及增進製造測試的品質。

在奈米設計的時代,記憶體內容增加至數千個記憶單元(instance),導致系統單晶片(SoC)開發業者在管理功率、效能及尺寸等設計參數的管理上,面臨各個方面的挑戰。另一個主要的影響則是生產力的開發,以確保良率的提升及高品質的測試。

ARM emBISTRx系統使用一套階層式分散架構,有別於目前採用專屬控制器支援各別記憶體類型的模式,透過一套集中式的共用BIST/BISR控制器,管理不同尺寸與類型的暫存器檔案與記憶體,以及置於記憶體單元旁的智慧型包裝器。ARM整合模式的利益在於能夠在控制器、包裝器及記憶體巨集間,針對測試與修復邏輯進行最佳化分割,以降低整體記憶體子系統佔用的空間。相較於傳統的設計方法,依照設計與建置方式的不同,該架構平均可減少20%至30%的系統尺寸。

此外ARM emBISTRx解決方案有效降低了互連與配線壅塞的情況,進而節省空間並達到更快的時序收斂。這種節省空間的架構模式,使開研發業者能在有限的時間內,針對時序關鍵途徑進行最佳化,並支援全速模式測試,以因應消費者及企業快速變遷的重要需求。

為提高設計生產力,ARM emBISTRx系列加入一套自動化工具,能將BIST/BISR內建並整合至設計方案中,進而縮短建置時間並排除各種設計錯誤。ARM emBISTRx系統與ARM記憶體編譯器緊密結合,為開發業者提供一套簡單易用的解決方案,以建置ARM嵌入式記憶體子系統。

除了傳統鎖定標準記憶體錯誤類型外,ARM emBISTRx系統還包含許多演算法,能偵測奈米技術中實際的矽元件瑕疵,如漏電、微弱位元(weak bits),以及其他因低良率而導致的細微反應,如短路與開路。偵測型BIST演算法能減少測試失效的可能性,讓高產量產品能節省數百萬美元的成本。該系統特別針對ARM的記憶體冗餘架構進行調校,而該架構則以記憶體瑕疵資料、細胞單元良率(bit-cell yields),以及相關晶圓廠的建議資料作為基礎。

ARM emBISTRx產品即將於2006年第四季問世,並將根據客戶選擇的記憶體與製程技術報價。




投票數:   加入我的最愛
我來評論 - ARM嵌入式記憶體測試修復方案可提升奈...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首