Global Sources
電子工程專輯
 
電子工程專輯 > 控制技術/MCU
 
 
控制技術/MCU  

AMD與IBM共同發表45奈米製程技術研發成果

上網時間: 2006年12月18日     打印版  Bookmark and Share  字型大小:  

關鍵字:IEDM  浸潤式微影  奈米製程  超低介電  半導體製程 

在日前於美國舊金山舉行的全球電子元件會議(International Electron Device Meeting,IEDM),IBM與美商超微半導體(AMD)發表數篇論文,描述在45奈米微處理器製程應用程式方面,浸潤式微影技術的使用、超低介電值的金屬層間介電層,以及多項電晶體應變加強等技術。AMD與IBM預計第一批使用浸潤式微影技術與超低介電值金屬層間介電層的45奈米產品,將在2008年中問世。

AMD表示,目前的製程技術是使用傳統微影技術,在超越65奈米製程技術的微處理器設計定義上有極多限制。浸潤式微影技術使用透明液體來填滿重複步驟微影系統的投影鏡頭、與含有數百個微處理器的晶圓間空隙;這項在微影技術方面長足的進步,提升了聚焦程度並改善影像精確度,進而加強晶片層級的效能與製程效率。

而AMD亦指出,相較於無法開發製造層級浸潤式微影技術製程以推出45奈米微處理器的競爭對手,浸潤式技術將使AMD與IBM更具備製程優勢,例如,一個SRAM記憶體晶胞的效能可藉由這項加強的製程能力而顯示15%的提升,而不需訴諸成本較高的雙重曝光技術。

此外,使用多孔超低介電值介電層以降低金屬層間的電容量與導線延遲,對於進一步提升微處理器效能與減少能源耗損來說是非常重要的步驟。這項技術來自於在超低介電值製程整合之發展,降低了技術層間介電層的介電常數,同時保持了機械上的優勢。與傳統低介電值介電層相較,增加超低介電值的金屬層間介電層可減少約15%導線相關延遲。

IBM半導體研究與開發中心的技術開發副總裁Gary Patton表示,45奈米的浸潤式微影技術與超低介電值金屬層間介電層的推出,是該公司將阿爾巴尼奈米研究中心(Albany Nanotech Center)的研發工作成功技術轉移至IBM位於紐約州East Fishkill的12吋晶圓生產線,以及AMD位於德國德勒斯登的12吋晶圓生產線的初期成果。

AMD與IBM在電晶體應變技術上持續加強,已使得電晶體效能不斷提升,同時克服了整個業界在晉升到45奈米製程技術時所面臨的幾何相關尺寸問題。除了45奈米電晶體封裝密度的提升,相較於非應變式電晶體,IBM與AMD在p-通道電晶體驅動電流方面提升了80%,而在n-通道電晶體驅動電流方面則提升了24%。

IBM與AMD自2003年1月開始便攜手合作開發新一代半導體製造技術。在2005年11月,雙方宣佈延長其共同開發工作直至2011年,並將涵蓋32奈米與22奈米製程技術世代。




投票數:   加入我的最愛
我來評論 - AMD與IBM共同發表45奈米製程技術研發成...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首