Global Sources
電子工程專輯
 
電子工程專輯 > 測試與測量
 
 
測試與測量  

利用乙太網路硬體迴路實現高頻寬DSP模擬

上網時間: 2007年03月02日     打印版  Bookmark and Share  字型大小:  

關鍵字:乙太網路  硬體迴路  高頻寬DSP模擬  DSP  FPGA 

在設計大型FPGA訊號處理系統時,設計師往往需要很長的模擬時間。FPGA設計工具(如賽靈思的System Generator for DSP)透過提供穩固的硬體迴路(hardware-in-the-loop)介面,允許用戶直接利用FPGA硬體進行設計模擬,以解決模擬時間過長的問題。這些介面允許用戶利用硬體進行部份設計模擬,在相當程度上加速了模擬速度(通常可達一個數量級或更多)。同時,硬體迴路介面還使系統具備了即時FPGA硬體除錯和驗證功能。

System Generator for DSP提供了適用於多種FPGA開發平台的硬體迴路介面,這些平台針對PC與FPGA硬體通訊所提供的實體介面往往不同。例如,一個JTAG協同模擬介面就允許任何帶JTAG接頭的FPGA與賽靈思的FPGA在System Generator for DSP中進行協同模擬。有些其它板卡(如XtremeDSP開發套件)則透過PCI匯流排與電腦進行通訊。到目前為止,仍然只有那些直接透過PCI或PCMCIA介面與PC連接的開發板能進行記憶體頻寬和數據吞吐量要求較高(例如視訊和影像處理)的系統協同模擬。

透過乙太網路進行協同模擬

System Generator for DSP 8.1中包含一個新的乙太網路協同模擬介面,這個介面首次使賽靈思的ML402開發平台具備了高頻寬協同模擬能力。ML402開發板可透過一根標準乙太網路電纜直接與PC連接,或透過網路與PC遠端連接。

該介面的核心是賽靈思的三模乙太網路MAC核心,支援10/100/1,000Mbps的半雙工和全雙工工作模式。當設計人員透過使用乙太網路硬體協同模擬介面產生一個設計時,System Generator for DSP將自動在設計周圍設立必要的邏輯,能在模擬過程中透過乙太網路連接與FPGA進行通訊(如圖1所示)。

設計人員還可以雙擊任意一個設計System Generator模組,開啟其參數配置對話框,以產生一個用於乙太網路硬體協同模擬的設計。在編譯選單下,選擇硬體協同模擬選單下的ML402/乙太網路編譯選項。此時,我們可以在乙太網路協同模擬的兩種模式中選擇一種。


圖1:採用乙太網路硬體協同模擬介面的FPGA結構圖。

1. 基於網路的協同模擬

第一種模式是透過基於網路的介面進行協同模擬。有了基於網路的介面,我們就可以對一個連接到標準IPv4網路下的FPGA硬體進行協同模擬。標準IPv4網路如今幾乎無所不在,因此,基於網路的介面就提供了一種十分方便的方式,與一個連接到有線或無線網路的遠端FPGA開發板進行通訊。這種介面在後台管理通訊和錯誤處理(封包丟失重傳)等細節問題。System Generator for DSP則根據ML402開發板的IP地址決定在協同模擬時應該與哪一個平台通訊。

2. 點對點協同模擬

第二種乙太網路協同模擬模式是一種點對點介面,該介面使用原始的乙太網路訊框來實現透過數據鏈路層與ML402板進行高頻寬通訊。與基於網路的介面相較,點對點介面注重的是一個本地乙太網路段上的底層通訊。協同模擬的數據透過一根直接將ML402板卡連接到PC的標準UTP乙太網路電纜傳輸,因此要求PC上必須具備可用的乙太網路埠。

點對點介面支援Gb乙太網路標準,在配置成巨型訊框(Jumbo Frame)時能充分支撐大數據量傳輸性能。採用這種介面之後,即使是頻寬最密集的應用,也能進行協同模擬。

元件配置

以上兩種乙太網路協同模擬介面均支援一種新的元件配置方法,即利用賽靈思的System ACE方案,透過一根乙太網路電纜實現元件配置。配置過程與協同模擬採用相同的乙太網路連接,無需第二根編程電纜(如賽靈思的Parallel Cable IV或Platform Cable USB)。ML402開發板上安裝了一片CF卡,其中包含專用的引導載入程式(Boot-loader)鏡像,在上電時會自動載入到FPGA中。該鏡像允許在模擬開始時,利用由乙太網路電纜送來的新FPGA協同模擬位元串流重新配置FPGA。整個配置過程均由System Generator for DSP透明處理。

設計範例

System Generator for DSP 8.1軟體工具包含一個名為conv5×5_video_ex的5×5濾波器運算設計模型。該設計展示了如何利用n抽頭的MAC FIR濾波器高效實現一個2D影像濾波器。

該設計還包含一個硬體協同模擬測試平台,能以即時訊框速率透過其5×5核心傳送一個循環視訊序列(Looped Video Sequence)。在每個模擬週期都有一個視訊訊框被發送給FPGA進行處理,每個視訊訊框進入FPGA後都會由一個5x5的核心對其進行濾波,然後將其送回PC,再由Simulink分析。模擬過程中,兩個Simulink Matrix Viewer模組顯示出未經濾波和濾波後的影像,通過測試平台的數據如圖2所示。


圖2:選用乙太網路硬體協同模擬作為系統產生器編輯類型。

基準測試

這個5×5濾波器設計範例是針對點對點乙太網路硬體協同模擬進行編譯的,並利用ML402開發板進行協同模擬。我們對硬體模擬速度與軟體模擬速度進行了比較。測試基準特別考慮了每秒被讀回的已處理訊框數,並將得到的結果與對單個訊框進行濾波作業所需的軟體模擬時間進行比較。

圖3為與純軟體模擬相較,乙太網路協同模擬所實現的模擬加速。


圖3:指定ML402板的IP地址用於乙太網路硬體協模擬。

結果顯示,模擬速度提高了大約50~1,000倍。在現實設計中,模擬速度能夠提高的程度會隨設計複雜度、I/O埠數以及I/O數據量等因素的不同而有所變化。圖3還反映了與乙太網路設置相關的另外兩個重要因素:鏈接速度與最大訊框尺寸,這兩個因素也會影響協同模擬性能。

隨著網路連接速度不斷增快,模擬時間會急劇縮短,因為適用於傳送協同模擬數據的頻寬將越來越大。由於Gb級連接允許出現巨型訊框,因此透過增大最大訊框尺寸還能進一步提升協同模擬性能,確保實現最高效率的突發數據傳輸。


圖4:用於DSP5×5濾波器運算的系統產生器。


圖5:System Generator for DSP5×5中濾波器視訊串流測試平台


圖6:System Generator for DSP 5×5濾波器測試平台結果。

本文小結

System Generator for DSP的乙太網路硬體協同模擬介面為在ML402平台上模擬視訊和影像處理應用提供了一個方便的高頻寬方案。有了這些介面,我們就可以模擬遠端FPGA平台,或者模擬一個透過乙太網路電纜直接連接到主PC的開發板,以提高模擬性能。利用SystemACE方案,還可以透過乙太網路連接進行元件配置,省去了第二根編程電纜。從測試結果中可以看出,這類介面可將模擬速度提升幾個數量級。

作者:

Ben Chan

軟體工程師

ben.chan@xilinx.com

Nabeel Shirazi

資深軟體工程師

nabeel.shirazi@xilinx.com

Jonathan Ballagh

軟體工程師

jonathan.ballagh@xilinx.com

賽靈思公司




投票數:   加入我的最愛
我來評論 - 利用乙太網路硬體迴路實現高頻寬DSP模...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首