Global Sources
電子工程專輯
 
電子工程專輯 > 處理器/DSP
 
 
處理器/DSP  

嵌入式DSP設計中的功耗最佳化

上網時間: 2007年04月30日     打印版  Bookmark and Share  字型大小:  

關鍵字:TI  數位訊號處理器  DSP  功率最佳化  RTOS 

對基於數位訊號處理器(DSP)的系統而言,最佳化功耗是一項重要但往往難以實現的設計目標。現在,基於DSP的裝置經常整合過去各自獨立的多種應用,每一種應用都可能有多個工作模式。要獲得這類裝置的功率分佈是非常困難的事情,更遑論整個複雜的系統。設計人員需要獲知盡可能多的最佳資訊,以及能協助他們最佳化特定應用功耗的技術與工具。

幸運的是,近年來,在DSP晶片的設計和製造製程方面,都不斷推出更先進的功耗降低方法。現在的晶片上功率最佳化技術能夠提供更多粒度控制和更多省電模式,以及關於處理器功耗的更完整資訊。更新型的DSP開發工具使設計人員得以深入透徹地瞭解系統的功率消耗方式,並透過晶片上硬體來提供功耗降低技術。

為了讓開發人員能更靈活地控制省電技術,更好地協調眾多晶片上功能間的低功率工作和時序問題,DSP作業系統整合了多項功率管理功能。這些內建功能及工具加上系統精心的設計部署,可大幅降低DSP系統功耗。

低功耗問題

低功耗對所有的DSP系統都很重要,雖然理由因具體應用而異。在網格供電系統中,降低功率就意味著降低開銷、提高可靠性以及實現精密設計,可在相同的空間中整合更多功能性,同時僅需更少的風扇和其它冷卻技術。在高解析度醫療成像等關鍵應用中,元件工作產生的熱量甚至可能導致執行故障,因此,低於設備最大額定值並增加對低功耗的要求至關重要。

在可攜式電子系統中,低功耗有助於盡量減少系統的尺寸及重量,同時把電池充電後的使用時間延至最長。使用較小電池可進一步降低系統尺寸。更低的功率還有助於避免可攜式系統在延遲使用期間過熱。由於功耗降低,手機、PDA、MP3播放器、數位相機和視訊相機等電子裝置及其他手持式設備的尺寸都日趨纖小,工作溫度越來越低,而充電後的使用時間越來越長。

功率分佈和晶片資源

在所有類型的系統中,降低功率的第一步是瞭解系統使用方式,以及這種使用如何影響功耗。如手機大部份時間都處於等待來電的狀態,實際通話時間相當少。另外,MP3播放器通常不是開機處於啟動執行狀態,就是處於切斷狀態。其它系統、線路供電系統及可攜式系統,都有著不同的待機功耗分佈和啟動工作功耗分佈(圖1)。


圖1:工作功耗和待機功耗

瞭解功耗分佈有助於設計人員選擇一個具功率效率的處理器,因為在某些應用中,DSP的基本CMOS技術可能對功耗產生很大的影響。先進CMOS製程基於工作電壓極低的高性能電晶體。根據既定應用,可量身訂做電晶體,透過對靜態電流進行箝位把功耗降至最低,或把性能提高到最大,儘管這樣會稍微增加泄漏電流。專為手機等長待機時間應用設計的DSP,可透過低泄漏電晶體把靜態電流降至最低,而為一直處於啟動狀態的高性能應用所設計的DSP,則較青睞開關速度更快的電晶體。

系統使用還包括系統對各種事件的響應,以及電路接通電源時的延遲。初始通電時可能有一些延遲,而系統從待機模式被喚醒時,較小的延遲是可以接受的。但用戶通常期望處於啟動工作狀態的系統能即時響應,故這時晶片上功能不能處於深度睡眠模式。此處有兩種考量:第一,部份功能可較其它功能更徹底地切斷,尤其在待機期間,啟動工作期間也是如此。第二,處理器的功率模式控制能力越精細,設計人員就越能進行充分的功耗調節,以適合系統的作業情況。

透過設立電源域,高功效DSP晶片設計已將這些因素考慮在內,它能讓應用切斷並未使用的功能時脈輸入。正如處理核心能進入睡眠模式,此時它不執行任何作業,直到被中斷訊號喚醒,週邊設備和記憶體模組也同樣可設置於睡眠模式,在需要時才被喚醒。除了靜態電流外,無時脈輸入功能中的電晶體沒有什麼功耗,而恢復時脈所需的喚醒延遲被減至最小。系統設計人員在考慮其產品使用情況時,還需考慮在為各項功能提供時脈方面,DSP能提供多少控制能力,或是否能自動處理。

節能DSP內建的另一項功能是能調節核心電壓和頻率。如果DSP可降低核心時脈速率並仍然滿足其處理要求,則工作功耗會相應地依比例節省。更低的頻率加上更低的工作電壓,可節省相當可觀的能量。可在系統啟動時調節電壓和頻率以適合整個系統的執行,也可以在應用需要改變時透過軟體對其進行動態控制,這為非峰值處理期間的功耗削減提供了一種重要的方法。

獲得正確功率資訊

複雜DSP系統可能具有多個核心、應用和管理模式,這使得對功率的估算極其困難。傳統上,確定功率的方法仰賴某些資訊,如元件數據手冊上註明的最大電流值,每週期或每條指令的耗電量(mA/MHz、mA/MIPS)以及測試案例等。

這些方法只能用於粗略估算,但對核心、週邊設備和晶片上記憶體等可根據應用和作業模式進行獨立開關的複雜系統而言,並不足以估算DSP功耗。設計人員需清楚瞭解實際應用中晶片上各項功能的具體功耗,因為實際功率資訊使他們能更精確地估算出不同實現方案的結果,並測定出不同平台上的應用如何影響功耗。

在製造DSP方面,則需要模組化功率估算方案,即把設備劃分為若干子系統,然後獨立執行每一個子系統。一旦確定了每個晶片上功能的最大功率值和空閑功率值,就可透過插值法為一個功能設立一條功耗曲線。於是,在確定每一功能的執行等級後,就能把從各曲線獲得的功率值累加,最後提供整個設備的實際功率估算值。

圖2為功率估算電子數據表,它將一個典型的DSP分解為若干子系統,由用戶輸入相關參數,而後可返回裝置的功率估算值。如同此電子數據表所示,估算是否正確取決於用戶提供的資訊是否反映出對系統使用方式的良好瞭解,包括數據寬度、頻率、供給電壓和使用中週邊設備的可用頻寬百分比等因素。

圖2:功耗估算
圖2:功耗估算

低功耗設計

具有功耗意識的設計(Power-conscious design)技術可協助DSP設計人員充分利用正確的功率估算。在系統級,設計人員應精心選擇相關元件,盡量降低元件數。此外,設計人員還應考慮將未使用的元件置於省電模式,尤其在待機期間。板級記憶體的使用也是一個功率消耗源,因為必須同時為記憶體晶片和電路板走線供電。

在實際應用中,應盡可能使用DSP的內部記憶體,以維持晶片上的大頻寬記憶體,並保留外部記憶體以作為偶爾的低速存取。外部記憶體也能良好地完成啟動工作,但應在啟動後置於省電模式。為減少記憶體中的程式碼數量和存取指令的數量,應最佳化軟體以提升性能。更緊密的程式碼有助於更好地利用緩衝記憶體和內部指令緩衝器,且執行速度更快,能減少系統處於動態模式的時間。

大多數特定設備均利用DSP的內建硬體能力來降低功耗。從啟動開始,應用設備就可讓不使用的模組處於空閑狀態,週邊設備功耗只限用於那些在指定時間才需要的I/O。應用通常在啟動時就直接控制各個模組,稍後,DSP核心可在後台執行一個迴圈來檢測哪些功能不需要,然後把它們切斷。若採用這些技術,晶片的睡眠模式就能把空閑期間的核心及晶片功耗降至最低。

若所要求的整體性能不等於設備的全部能力,則可在啟動時就對DSP核心電壓和頻率(V/F)進行調節。若系統在具有不同性能負載的應用間更替,V/F調節也可以在執行期間動態進行。要實現V/F調節,設計必須提供DSP外部電源電壓控制,以及內建於後台迴圈程式的軟體控制。由於頻率調節減慢核心的執行速度,設計人員在應用設計中應考慮到相互關聯的各作業間時序問題。

OS中的功率管理

無論是透過V/F調節或透過低功耗模式來動態改變系統的功率要求,都會涉及DSP的即時作業系統(RTOS)。RTOS中的功率管理(PM)模組能在啟動時節省功耗,並在整個系統上協調各個低功耗作業。

核心頻率調節會影響子系統作業的時序,因此PM能在完成頻率調節後進行時脈調節。若對應用來說OS時脈精密度不重要,或是用戶希望節省空間,則可不使用PM功能

此外,當執行緒被阻斷時,用戶還可以啟動或停用自動使時脈處於空閑狀態的PM功能。在協調任務中,PM提供了一種用於功率事件通知的註冊功能,當特定功率管理事件產生時,客戶可註冊通知,由於系統的複雜性,PM支援多個客戶端並允許客戶延遲事件。

PM還提供了一個應用程式介面(API)庫,可實現晶片的低功率技術軟體控制。透過這些API,應用能夠閘控時脈,啟動睡眠模式並安全管理V/F調節設定點之間的電晶體。這些設定點作為調節參數,使V/F能依照正確的順序降低和提高,且具有正確作業所必須的設定時間。

圖3顯示了設定點如何控制V/F調節的時序。


圖3:功耗調節結果

由於電壓和頻率調節對設計中所用的DSP和電壓調節器是特定的,PM API支援設定點延遲查詢和配置,同時PM庫也能重建。

輔助開發功能

要有效解決上述所有技術問題,需要一些針對功率管理的設計工具。類似於DSP工具開發的其它領域,功率最佳化工具也致力於提供可視化和易於使用的優勢,以協助簡化系統分析並縮短上市時間。

這些工具結合DSP的嵌入式及RTOS功率管理技術,可提供計量表、示波器波形、訊息通道校準、測試程式碼和事件觸發等測試功能。利用這些功能,設計人員可獲得一個反饋機制,據此評估各實現方案對功耗的影響,並獲得最佳方案。

圖4顯示了在設計週期中,整合的硬體和工具平台,如美商國家儀器(National Instruments)的C55x電源最佳化DSP入門套件(DSK),如何在什麼地方協助開發人員在不同的設計環境下評估DSP功耗,使他們能更迅速地選定最適合其系統的最佳低功耗/高性能整體方案。


圖4:功耗最佳化流程

從一開始就進行功率設計

在系統開發中,功率最佳化有時被當作一項事後工作來處理,但這是不對的。在開發週期中,越早考慮功率最佳化問題越好,對於具有多個應用和工作模式的複雜系統而言尤其如是。為了延長電池工作時間,低功耗通常是主要訴求之一,即使是線路供電系統,也需要透過降低耗電量來減少散熱和執行成本。

為了最佳化功耗,設計人員需瞭解系統的功率分佈,以提供全面的參考資訊源,在功率估算中把所有主要的系統功能都考慮在內。基於高功率效率的CMOS製程DSP整合了硬體技術,如精細定義的低功率模式和電壓/頻率調節。API使這些技術很容易透過RTOS實現應用控制,測試工具可協助設計人員估算出不同實現方案的功耗。利用這些資源,開發人員有充分理由從開發週期的最早期就進行功率設計。




投票數:   加入我的最愛
我來評論 - 嵌入式DSP設計中的功耗最佳化
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首