Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

智原科技採用CADENCE之SiP協同設計解決方案

上網時間: 2007年08月08日     打印版  Bookmark and Share  字型大小:  

關鍵字:SiP  協同設計 

益華電腦(Cadence)宣布智原科技(Faraday Technology)已經採用Cadence system-in-package (SiP)及數位協同設計(Co-design)技術。

現今的IC設計公司都希望在開發階段初期就能建立原型,以求縮短設計時間。而Cadence SiP及數位協同設計技術,在IC設計前期就與Cadence Encounter數位IC設計平台整合,實現與晶片設計團隊及其流程的高度相容性,並且能夠符合IC技術規範。

Cadence SiP及協同設計技術提供系統與封裝廠商較高價值,也讓IC設計服務與無晶圓廠ASIC公司能夠為客戶提供具有”SiP意識”(SiP-aware)的設計。Cadence SiP Digital Layout是條件與規則導向(constraint and rules-driven)封裝基板(substrate)配置環境,支援主要的封裝方法,包括PGA、BGA、micro-BGA與chip scale,以及flip-chip與wirebond attach。




投票數:   加入我的最愛
我來評論 - 智原科技採用CADENCE之SiP協同設計解決...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首