Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

迎接奈米級IC設計挑戰 DFM應成為普及化概念

上網時間: 2007年08月15日     打印版  Bookmark and Share  字型大小:  

關鍵字:DFM  DFT  可製造性設計 

有鑒於半導體產業正試圖解決可製造性設計(DFM)問題,參與月前在美國舉行之Semicon West展會上的一場小組座談的EDA產業專家表示,可以從可測試性設計(design-for-test,DFT)的技術發展歷程中取經。

該場小組座談會的主持人、市場研究公司Gary Smith EDA總裁Gary Smith表示:「真正的DFM是個大問號,如果它跟隨DFT的腳步,得花上幾年時間才能在設計社群中扎根。」他指出,半導體公司基本上是把DFT強迫推銷給設計工程師,而且工程師們花了幾年時間才接受它;現在半導體製造商也需要強迫設計和製程工程師採用各種DFM工具和方法。

由Si2組織所組成的一個新聯盟目前正式定義DFM為「design-for-manufacturability」,而非「design-for-manufacturing」。IBM的著名工程師Lars Liebman是Si2標準努力的積極分子,他表示,該定義更為精確地反映了「設計需要讓正確的“訣竅(hook)”被無瑕疵地製造出來」的理念。

Smith認為,為了最大化元件的良率,有必要掌握整個供應鏈的環境:「如果你不了解整個半導體產業基礎架構,不是無法推出適合市場口味的的產品,就是不能解決各種問題。」

Cake Technology總裁兼執行長Richard Tobias則表示,對無晶圓廠設計公司來說:「在過去,要從各個晶圓代工廠取得DFM資料可是很麻煩的事情。」他指出,產業界在130奈米節點面臨不少訊號完整性的問題,不過在90與65奈米節點,透過一些工具流程的協助,該議題就非常容易釐清,他建議應繼續將DFM的概念帶到45nm及更精細的製程。

Clear Shape Technologies的行銷與業務發展副總裁Nitin Deo表示,設計業者必須因應許多變數,例如當設計概念與實際矽晶片生產結果不符,或是遇到投片失敗、良率等問題。因此他認為晶圓代工廠必須告訴設計業者如何達成可製造性設計,尤其在45奈米節點,晶圓廠應該提供以模型為基礎的分析,以取代設計規則檢查。

(參考原文:Semicon panel: Design-for-manufacturability no longer a luxury)

(Nicolas Mokhoff)




投票數:   加入我的最愛
我來評論 - 迎接奈米級IC設計挑戰 DFM應成為普及...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首