Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

跨越挑戰 全面邁向電子系統級設計

上網時間: 2007年08月15日     打印版  Bookmark and Share  字型大小:  

關鍵字:電子系統級  驗證  再使用  verification  reuse 

多年來,半導體產業並非由單一殺手級應用推動,而是受現有市場的融合和消費鼓勵政策所驅動。同時,90奈米以下製程越來越高的複雜度,使產品開發不僅越來越艱難,且成本也越來越高。對工程師來說,直接的後果是要面對無數的嚴峻挑戰,包括軟硬體協同設計、電源管理和驗證。如果電子系統級(ESL)方法包含現有實現流程的清晰路徑,則它將能為這些挑戰提供可行的解決方案。

ESL可作為暫存器傳輸級(RTL)之上的設計和驗證方法,已為目前大多數的半導體公司和系統公司所採用。架構設計師多年來已經習慣於編寫ESL模型來設立原型和驗證系統。然而,過去這些模型很少為其他工程師所採用。不過,目前我們已擁有ESL語言、工具和方法,而且這些工具均鼓勵再使用,能讓ESL投資在整個設計過程中得到充分發揮。

ESL設計方法激勵創新,並創造了合作的條件。高抽象層次的設計可讓工程師從繁瑣的細節中釋放出來,有更多時間開發多種架構,快速進行折衷,並充分瞭解整個系統環境下的決策。如果沒有ESL,將無法同時滿足生產計劃和預算,並完善地管理演算法最佳化、功耗、軟硬體介面和知識產權(IP)整合之間的相互關係。

與十多年前從閘級到RTL的轉變一樣,工程師必須學習新語言、新工具和新設計方法,同時也必須克服全新的挑戰。

對ESL的期待

ESL可望提高產能。目前有各種ESL產品,包括系統建模工具、軟硬體協同設計、行為合成、最佳化工具和驗證解決方案。即使這些工具正如期待的那樣,但若他們不能與已設立的ESL實現流程保持緊密聯繫,也很難取得成功。這是ESL成功的先決條件。

如果行為合成的輸出-ESL程式碼不能適合RTL實現流程,且無法取得比平均結果品質(QOR)更好的結果,那麼這種行為合成的價值就會降低。同樣,系統建模工具必須與RTL模型一起工作,否則ESL獲得的產能改進將因為重新建模和額外的驗證而大打折扣。

ESL驗證的性能優勢很明顯,但除非系統驗證的信心能被用於實現RTL,否則工程師將不得不做重複的工作,或更糟的是,他們將無法完成RTL驗證。

採用ESL後,來自更快的系統驗證、真正的軟硬體協同開發和更多的功率節省等產能收益將很容易實現。這些工具和方法其實已經存在。問題是,如何將系統和RTL設計銜接在一起?

ESL語言所扮演的角色

與三年前相較,現在有更多的ESL語言、語言擴展和語言抽象,這是新興市場的一個標誌。在這個新興市場中,有越來越多的公司運用一些獨特的有利方式解決問題。標準組織也正在努力追趕。但情況正快速改變,看起來將有多種語言並存。儘管多數採用SystemC和SystemVerilog編程,但重點是硬體工程師要想充分發揮ESL的作用,就必須確實瞭解軟體概念以及物件導向編程。

編寫系統級模型必須在性能和精密度之間進行設計折衷。總之,模型的抽象程度越高,性能就越高,製作速度也越快。

然而,抽象模型與硬體時序、功率和架構關聯性很小。同樣,具有特定硬體細節的模型執行速度比較慢,編碼時間較長,但很容易鏈接到RTL域。事務模型性能較均衡,在事務級的硬體細節正變得容易設立。

對ESL設計來說,具有扎實的軟體編程技能比系統語言的選擇更重要。考慮具體ESL模型的編寫等級以提高系統和RTL域兩方面的設計產能也很重要。

用驗證銜接ESL和RTL

行為合成通常被認為是ESL和RTL之間的銜接橋樑。其實這是一種誤解。事實上,驗證是ESL和RTL域之間的黏合劑。工程師需要更快的驗證。ESL模型能滿足這些需求,且只需一些前瞻性思考,就可以用於RTL驗證。

具有經驗的設計團隊編寫系統模型的方式可應用於跨系統、跨軟體和硬體驗證。例如,通訊和運算的純粹替代可導致跨模型的程式碼再使用(見圖1)。

圖1:運算和通訊的分離可以實現驗證時的再使用。
圖1:運算和通訊的分離可以實現驗證時的再使用。

透過使用套裝軟體,指定的函數可實現不同的介面和性能等級。例如,一個視訊編碼器以管線方式處理影像。每一級計算一個中間結果,並將這個結果傳遞給下一級。採用結構化方法時,每一級的計算並不改變,但是級與級之間的介面卻改變了,具體取決於模型的目的。函數呼叫介面用於系統驗證,而事務介面用於軟硬體驗證,接腳級週期準確的介面則被用於硬體驗證。

為了進一步將擴展的系統級驗證應用於RTL程式碼,Calypto公司的SLEC(順序邏輯等效性檢查)可從形式上證明系統模型和RTL模型在功能上是等效的。這能使設計團隊相信,他們在矽晶片中設計的功能與原始系統模型的功能是相同的。

SLEC是透過在採用不同抽象等級和語言編寫的模型之間設立介面佇列來實現。它利用順序分析和形式方法來確保在所有時間和所有輸入條件下,兩個模型是相同的。從模擬角度看,這如同執行所有可能的測試平台,並檢查輸出匹配情況。很明顯,即使對於最簡單的設計,徹底的RTL模擬也要花費數年的計算時間。

ESL使用最廣泛也最成功的實例可以在驗證方面找到。ESL模型所擁有的靈活性和性能使其非常適合系統驗證,透過適當的規劃,還可以直接用來驗證用RTL編寫的硬體實現。

實現SoC設計

根據Gartner公司2006年的報告,70%的特殊應用積體電路(ASIC)設計是系統級整合/系統單晶片(SLI/SoC),其定義是擁有某種類型的中央處理單元(CPU)、記憶體和透過匯流排連接的其它週邊設備功能。相應地,每個SoC都具有系統整合和軟硬體協同驗證方面的挑戰。隨之而來的是,工程師必須消化來自其他組織或第三方的IP,RTL驗證工作將花費數月的時間。

消費市場的變化要求快速匯編和製作新的性能集。SoC設計的快速定義和重新配置也需要採用ESL設計方法。

ESL方法的架構靈活性允許工程師規定匯編功能,而且沒有定義微架構和週期時序的負擔。ESL合成和最佳化工具可利用這種抽象來進行時序、面積和功率的最佳化。

ESL設計方法可實現高效的SoC匯編和平行的軟硬體協同設計,有助於縮短產品上市時間、提高設計品質和降低開發成本。

本文小結

過去,架構設計師將系統模型作為原型設立平台。然而,單純使用系統模型進行演算法開發並不能充分發揮ESL的作用。目前,設立了ESL設計流程的設計團隊將系統模型整合到其RTL中。他們編寫的系統模型可以在系統、硬體/軟體以及RTL驗證中獲得再使用。

ESL正不斷改變設計方法。其優勢相當明顯,儘管仍存在折衷和技術方面的考慮。透過良好瞭解軟體編程,配備了ESL工具的工程師正將設計投入更新一代的製程等級。

作者:Mitch Dale

市場總監

Calypto公司




投票數:   加入我的最愛
我來評論 - 跨越挑戰 全面邁向電子系統級設計
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首