Global Sources
電子工程專輯
 
電子工程專輯 > 功率技術/新能源
 
 
功率技術/新能源  

ESC?高峰論壇:克服低功耗設計挑戰

上網時間: 2007年09月04日     打印版  Bookmark and Share  字型大小:  

關鍵字:ESC  低功耗  80Plus 

在日前舉行的《嵌入式系統研討會暨展覽會》(ESC-Taiwan)活動中,來自益華電腦、明導國際、IntellaSys、Monta Vista、安森美等公司的業者就《克服低功耗設計挑戰》為主題,進行了一場高峰論壇,從IC設計、晶片架構、軟體支援、產品設計等各不同層面,探討了最新的低功耗設計技術。

從IC設計流程來看,益華電腦(Cadence)低功耗產品行銷部門資深技術人員Wei Lii Tan表示,為了能夠同時兼顧嚴苛的效能與功耗需求,已有越來越多的設計人員開始採用包括多重供應電壓(MSV)、電壓關閉(PSO)等先進的低功率設計技巧。

但他強調,“然而,目前在整個晶片設計流程中,對於功率意圖(power intent)的描述方式仍非常分歧,使其難以達到設計自動化的目標,並可能造成設計生產力的降低。特別是,這對設計建置(implement)與驗證(verification)的人員來說,往往由於資訊的不一致性,而造成設計時的困擾。”

為了解決此一問題,Cadence目前正推動一項通用功率格式(Common Power Format,CPF)的計畫,希望能能夠整合整個設計流程中的功率格式,以加速業界對於低功率設計技術的採用。自今年起,Cadence已有多款產品支援此一技術。

與此相似,明導則是與包括Magma、新思在內的業者共同制訂統一功率格式(Unified Power Format,UPF)。基本上,雙方陣營都是想透過一種單一格式,能夠將低功耗設計技術貫穿於整個從RTL到驗證的過程中。

明導國際(Mentor Graphics)資深顧問李世惠指出,根據統計,造成晶片重新設計(re-spin)的主要原因,除了邏輯電路設計問題之外,功率設計位居第二。而隨著製程的持續微縮,除了動態功率之外,靜態功率也成為日益嚴重的問題,甚至往往有超過五成的功耗是由靜態漏電流所造成。

他表示,靜態功率問題已對設計與驗證帶來新的挑戰,為解決此一問題,必須採用具備多重電壓(MV)以及動態電壓和頻率伸縮(DVFS)的功率閘控(power gating)技術。特別是,為了能夠模擬採低功耗設計的邏輯電路是否正確,必須在設計初期就進行驗證,若是到gate-level才進行模擬不但太慢,而且日後重新修改的成本也太過昂貴。

對此,明導可提供具功耗意識(power aware)的模擬方案,能夠在設計初期,就可先進行功耗設計的驗證。李世惠指出,此做法類似於assertion-based驗證的做法,無需修改RTL,只須更改外部的控制檔案,即可進行驗證。而完整支援UPF標準的驗證設計流程將於今年下半年就緒。

對於目前EDA業界正進行兩種不同標準的低功耗設計格式,且兩種格式最後能否整合,目前尚仍未有定論,但兩位講者都一致表示,無論是哪一種格式,只要客戶需求,他們都必定支援,也樂觀看待,未來這兩種格式的融合。

另一方面,新創公司IntellaSys則以全新的‘可擴充嵌入式多核心陣列’架構,來試圖符合低功耗的設計挑戰。IntellaSys亞太區業務副總經理王彥之表示,此技術的主要概念是透過配置完全獨立的多核心陣列,以期能夠以最精簡、有效率的方式進行運作。

王彥之解釋說,“舉例來說,我們可以用8個核心來進行MP3的設計、或是16個核心執行H.264的解碼。其中每個核心都是18位元的處理器,具有4000個邏輯閘,可在一秒內執行10億個指令。同時每個核心可與其鄰近的核心相互溝通,而I/O則是透過軟體來進行配置。”

核心之間可直接溝通,免除了傳統的handshake等待機制。由於這種不採用中央式的時脈設計,每個核心只有在需要時才啟動執行,因此可大幅節省功率。他強調,“唯有在工作中的核心才會消耗功率。平均來說,幾乎有三分之二的核心是處於休眠狀態,因此可達到低功耗的設計目標。以一顆含有40個核心的晶片為例,其消耗的功率僅有250mW。”

不過要發揮這樣的多核心陣列架構優勢,目前此晶片架構僅支援Forth編程語言。王彥之表示,這是在早期非常流行的一種程式語言。他也將努力推動此語言與晶片架構在市場上的接受度。

而在軟體支援方面,Monta Vista台灣分公司總經理徐志亮則介紹了其Mobilinux 5.0軟體中所具備的動態電源管理(DPM)功能。

徐志亮表示,對於Linux-based的手持裝置來說,若能透過更佳的軟體設計方式來得到更長的電池壽命,將會是產品很大的差異化特性。而動態電源管理(DPM)的目的是對系統程序和裝置進行更精細的控制,以使任何一執行狀態的功率使用都能夠降至最低。

他指出,“特別是對目前的手機來說,若能針對CPU、Codec、儲存等應用,進行個別的功率狀態控制,將能夠節省更多的電源。而利用DPM,設計人員能夠定製出符合客戶特定系統需求的電源管理規則。”

在電源管理功能強化方面,Mobilinux除提供動態電源管理(DPM),可透過執行期間調節功能以改善電源效率外,還具有電源規則管理員、平台獨立性的DPM Library、省電排程控管(VST),以及記憶體省電(Memory-type based allocation,MTA)等功能。

在電源供應器方面,為因應新生效的80Plus規範,安森美半導體(On Semiconductor)解決方案工程中心總監張道林則介紹了該公司對此所提出的解決方案。

張道林表示,為達到節能目標,美國正推動此項80Plus計畫,要求桌上型電腦與伺服器的電源供應器,應能夠在多個負載點的情況下達到80%(或更高)的轉換效率,而目前市場上一般的ATX電源效率只有65%。

他指出,傳統電源供應器採用的半橋(half-bridge)或順向式(forward)架構設計,要達到此一目標會有困難,而安森美則是採用了主動式功率因數校正(active PFC)架構來因應此一需求。

張道林解釋,在此方案中,除了包含了前端的PFC控制器外,還採用了主動箝位式電路控制器,來提升轉換效率,並同時可節省20%的bulk電容。此外,同步後穩壓器及輸出整流等控制元件亦整合在此參考設計中。

張道林強調,朝更高效率的電源設計移轉,將會是一必然趨勢。而在選用設計方案時,不能僅單純考慮個別元件所需的成本,整個系統體的設計成本與設計複雜度,往往才是更重要的因素。

作者:勾淑婉 / 電子工程專輯




投票數:   加入我的最愛
我來評論 - ESC?高峰論壇:克服低功耗設計挑戰
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首