Global Sources
電子工程專輯
 
電子工程專輯 > 製造/封裝
 
 
製造/封裝  

在100nm以下製程提高參數良率的設計規則

上網時間: 2007年10月11日     打印版  Bookmark and Share  字型大小:  

關鍵字:參數良率  100nm  製程 

在針對100nm以下製程時,設計師必須在其設計進入製造程序前考量到良率所帶來的影響。本文將探討可能會影響良率的參數,並提供可改善參數良率的方法。

良率提升一直是晶圓代工業者的沈重負擔。良率提升週期可以清晰地劃分為三個階段:製程開發、試產和量產(圖1)。使用符合生產要求的製程能使設計師高枕無憂,只要他們的設計遵循既定規則,就能獲得很好的良率。

在100nm以下的製程技術盛行的今天,代工廠經常發現參數和系統良率問題開始滲透到量產階段。我們認為,由系統和參數錯誤引起的較低良率不再僅是代工廠的問題。產生這些的原因,經常是設計師製作的複雜拓樸在製程開發過程中並未獲得重視或充分的特徵化。

代工廠正試圖透過更複雜的設計規則和設計指南來解決這種良率下降,這些更複雜的設計規則和設計指南可望捕捉到設計師可能做出的各種佈局選擇。這些規則和指南的有效應用需要更複雜的分析工具,但目前市場上還未出現相關工具。由於缺少這種工具,代工廠只能對設計師的選擇做出更多限制(如只允許一個多晶柵極方向,或禁止某種穿孔群集),以降低新良率限制機制帶來的影響。這些限制將犧牲一定的面積性能,並抵銷了部份新製程技術帶來的好處。

為了解決這些新製程及設計間的問題,業界急需能夠促成製造商和設計師合作的框架。這種框架必須首先提供特徵化方案,以獲取製程與設計良率改善所必須的數據。本文將討論應對此一挑戰的解決之道。

實用有效的參數特徵化

在100nm以下領域取得實用且有效的製程參數特徵化將面臨諸多挑戰,至少但有以下幾個方面:

1. 在測試光罩上急需更大密度的測試結構以支援精細的類比測量解析度;

2. 對晶片內元件參數可變性的測量(不僅晶片到晶片,還包含晶圓到晶圓等);

3. 根據更多元件和拓樸結構測量元件參數可變性;

4. 減少每個測試結構的測試時間;

5. 可擴展至整個製程壽命期的特徵化方案。

圖1:業界通常將製程開發和良率改善劃分為三個階段。
圖1:業界通常將製程開發和良率改善劃分為三個階段。

採用分離式測試結構和記憶體陣列的傳統製程特徵化(晶圓探測)方法無法完全滿足這些要求,本文介紹的創新方法將是對分離式結構和位元單元(bitcell)陣列的有效補充,可以滿足上述挑戰。

參數主動矩陣方法

參數主動矩陣(PAM)一詞意指一種電路,有點類似於採用可尋址單元結構的記憶體陣列,但不同的是它可以實現記憶體陣列無法實現的高解析度類比測量。每個PAM單元包含各種測試結構類型和尺寸(圖2)。在傳統測試晶片中使用的許多相同分離型測試結構可以被整合進PAM平台。因此這種架構既有蜂巢式陣列的高密度優勢,又能獲得分離式測試結構的高測量解析度。

圖2:參數主動矩陣方法可以實現高解析度的類比測量。
圖2:參數主動矩陣方法可以實現高解析度的類比測量。

採用PAM後,可以很方便地設計和成立測試元件環境,並達成各種學習目標,如設計規則最佳化、元件IV特徵化、元件失配特徵化、OPC模型驗證等。傳統測試結構單元(有時指測試單元組或TEG)要求超大的矽晶片面積才能實現相同的實驗環境。以下將介紹PAM方法如何滿足上述挑戰,並實現有效的參數製程特徵化。

更高的參數測試結構密度

分離型測試結構需要佔用大量的矽晶片面積,主要是由於需要單獨探測這些結構的焊盤較大(圖3)。在許多設計規則中,幾何尺寸的增加以及每一代新技術所要求的測試結構,都使得繼續使用這種傳統方法的成本愈來愈高昂。另外,當這種製程投入生產時還必須監測大量參數。

圖3:傳統和參數主動矩陣方法對焊盤的要求有很大差異。
圖3:傳統和參數主動矩陣方法對焊盤的要求有很大差異。

由於可用的晶圓切割線(scribe line)間距並未隨著製程技術的更新而增加,因此帶來了更艱鉅的挑戰。事實上,晶圓切割線間距正在逐漸穩步縮小,寬度從100um縮小到80um甚至50um。在技術開發和晶圓切割的生產過程中,PAM平台大幅降低了測試結構面積要求,已成為一種必要的解決方案。

就130um間距、70um寬的方形焊盤而言,1,000個參數測試結構在採用傳統方法時將佔用約35平方毫米的面積。在採用PAM平台後,由約20個焊盤組成的單個焊盤框可以容納1,000多個元件用於完整的類比測試,佔用面積僅為4.3平方毫米左右。通常較小的單元尺寸可以進一步縮小面積。

PAM支援對單元內測試元件的每個端點進行完整的開爾文(強迫/檢測)測量。這樣,類比測試解析度就能與最精確的分離式測試結構解析度保持一致。事實上,分離式結構能夠支援,但PAM並不支援的唯一測試類型,是一些要求大電流、高電壓過應力或施加電壓低於晶圓地的測試。

需要採用謹慎的設計技術以確保PAM平台的漏電流可降至最低,且電路能夠適應製程開發早期階段經常遇到的製程參數漂移。可能影響測量精密度的陣列電路寄生效應也必須得到正確處理。

圖4對分離型測試結構、SRAM/ROM以及主動矩陣平台技術的面積效率和測量解析度進行了比較。SRAM和ROM類型的記憶體陣列具有每個測試元件最小的面積。雖然這些電路通常只提供一個通過或失敗(也就是二元)標記,但代工廠可以使用它們將由於隨機和系統性缺陷導致的功能性故障概率量化到百萬分之幾的水準。因此,PAM能夠滿足獲取晶片內類比數量統計數據的需求。

圖4:參數解析度和密度的比較圖。
圖4:參數解析度和密度的比較圖。

晶片內參數可變性特徵化

在同一電路內的兩個相同元件會由於尺寸(如由於蝕刻偏離不同或邊緣粗糙)和混合(如由於摻雜變化)的隨機變化而表現出相異的行為,這是自積體電路設計開始階段,類比設計師就無法避免的事實。今天,這種固有的可變性已經成為所有電路設計師最關心的事。在100nm以下尺寸時,晶片內可變性正成為數位設計良率下降的主要原因,更不用說類比設計了。這種純粹的實體效應是無法消除的。晶片之間、晶圓之間以及一整批元件之間的電晶體屬性變化顯示了與晶圓、整批元件或時間一致性相關的處理偏差。‘快速’和‘慢速’邊界模型的出現意味著設計師不能再忽略這些變化。對於100nm以下的製程技術,閾值電壓、驅動電流、關閉狀態電流(還有許多參數)的變化對整個晶片本身來說越來越重要。設計流程必須整合真正的統計方法來解決這些問題。若希望製程良率提升和設計製程可精確地解決這個問題,就必須對晶片內參數變化進行精確測量。

參數主動矩陣平台可以用來收集必要的數據,以製作參數可變性的統計學模型。相同的面積節省值得更多的設計規則試驗,元件拓樸變化也允許對數以百計甚至上千個相同元件樣本進行真正的矽晶片內統計數據測試。對具有生產價值的製程中固有變化進行特徵化和建模的需求將進一步加強,這將催生用於提高65nm以下製程技術良率的新規則。

縮短測試時間

隨著用於製程開發和參數良率提升的測試元件數量顯著增加,測試時間也顯著延長。目前的PAM平台方法並未解決整體測試時間增加的問題,不過它透過減少每個元件的測試時間減輕了這個問題。透過一次讓探頭接觸測試上千個元件,探頭的移動次數被減少了約100倍,因此與探頭移動次數相關的測試時間被大幅縮短了。然而,仍需要平行測試和其它進一步創新的技術來防止測試時間成為統計製程特徵化的嚴重瓶頸。

平台靈活性和製程壽命期

為了成為真正的平台,架構必須能夠根據代工廠探測測試裝置用的標準焊盤框(pad frame)靈活改變。焊盤框外形通常是固定的,因此能使用單片探測卡(probecard)。PAM平台允許陣列適用於普通焊盤框尺寸這點相當重要。例如,如果焊盤框由總共20個在X軸呈單排或雙排排列的焊盤組成,那麼PAM在X軸上必須有固定的尺寸,但在Y方向可以任意伸展。這種可擴展性是適應不同數量和尺寸的測試單元的關鍵。

PAM方法可在架構內提供靈活的單元尺寸。這點很重要,因為PAM平台必須適應各種元件和拓樸。一些元件可能很小,一些可能很大或很複雜。例如,在特徵化閾值電壓可變性時,被測元件要同時包含隔離式和高密電晶體。隔離式電晶體的外形必須遠小於高密電晶體陣列的外形。

PAM方法允許在製程壽命期的所有階段使用相同的平台架構,開發階段的特徵化和生產中的導入階段最好是使用相同的平台架構。PAM平台的切割線通道(scribe lane)提供了與完整切割線中相同的高密度測試結構(雖然切割線陣列尺寸顯然要小得多)。更高的密度允許生產工程師在生產過程中比傳統切割線模組有效地監視更多的元件和參數。由於每個PAM外形尺寸中使用共同的電路,從一個開發階段轉向另一個開發階段所觀察到的測試結構特徵差異,將反映出測試結構設計或測試協議中的真實製程變化。

參數製程特徵化方法

代工廠已經對良率提升和製程特徵化基礎架構進行了大量投資。任何新的特徵化技術必須允許代工廠充分利用這種現有投資。PAM平台方法可以使用代工廠現有的參數測試硬體和參數測試探測卡,不需做任何硬體修改。

從整個方法學的角度看,代工廠可以在測試倍縮光罩(test reticle)上的其它測試結構旁包含PAM電路(或在分割線中包含PAM電路),以製造測試倍縮光罩、對其進行探測、使用現有參數測試儀測量電氣參數,並將測量數據饋入現有的良率管理系統(圖5)。可以根據良率學習/提升目標設立相應的分析方法。

圖5:參數主動矩陣的使用說明圖。
圖5:參數主動矩陣的使用說明圖。

這種方法可以與代工廠目前的方法完美配合,同時實現先進的參數可變性特徵化。

高效的參數良率提升規則

參數變化一直存在於IC製造製程中。然而,我們將無法忽略它對良率將越來越大的影響,它對IC製造業的健康執行會帶來長期損害。製造商和設計師必須加強合作以減少和管理參數變化帶來的影響。

採用經實際矽晶片驗證的參數主動矩陣平台方法可為製造商提供以下優勢:1. 利用可尋址陣列架構減少矽晶片面積消耗和整體光罩成本。測試結構密度呈數量級的提高可減少整個製程開發週期內的測試光罩數量。2. 晶片內參數變化統計數據的實用收集方法。3. 測試與良率提升相關之許多元件拓樸的經濟方法。

設計和產品工程師也將從中受益。在分割線內使用同樣經矽晶片驗證過的PAM平台技術,將使他們獲得以下優勢:1. 存取更多的參數以幫助診斷產品良率;2. 包含代表了產品特性的設計拓樸測試;3. 獲得與產品良率相關的參數統計數據。

由於PAM平台方法可以在設計與製造之間設立起合作的環境,因此已成為獲得更高的參數良率的關鍵條件。

作者:

Jim Bordelon

Prashant Mania

Stratosphere Solutions公司





投票數:   加入我的最愛
我來評論 - 在100nm以下製程提高參數良率的設計規...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首