Global Sources
電子工程專輯
 
電子工程專輯 > 測試與測量
 
 
測試與測量  

印度研究人員研發可提升錯誤覆蓋率的電路設計技術

上網時間: 2007年11月06日     打印版  Bookmark and Share  字型大小:  

關鍵字:覆蓋率  佈線  ILS架構 

印度理工學院(Indian Institute of Technology)和位於加爾各答(Kolkata)的一所學院,共同發表了一種佈線應用(layout-aware)、覆蓋率導向(coverage-driven)的Illinois掃描架構(Scan Architecture,ILS)技術,這種架構通常用於高密度電路來縮短測試時間和減少測試資料量。

印度研究人員S. Banerjee、D.R. Chowdhury和B.B. Bhattacharya介紹,他們所提出的新方法,可在大幅縮短掃描線(scan wire)長度的同時提高故障覆蓋率。他們並指出,在不同基準電路(benchmark circuits)中的實驗結果顯示,新提出的技術可提供多種用途。

為了透過ILS架構達到高故障覆蓋率,需要預先正確排列組合的掃描觸發器(flip-flops);由於晶片上的觸發器物理位置,是在設計初期還未插入掃描鏈的時候就決定,因此這樣的需要提高了線路的複雜度以及掃描鏈(scan chain)的成本。

研究人員所提出的佈線應用、覆蓋率導向ILS設計,是根據其幾何位置在來在ILS區段中劃分觸發器,同時以平行方式設置觸發器,這是由利用測試資料對應位元中最小化的不一致性,以強化廣播模式(broadcast mode)中的故障覆蓋率來決定的。因此可以減少在串列模式所需的測試圖(test patterns)數目。

「我們所提出的方法顯著地縮短了測試應用時間,同時可達到更高的故障覆蓋率,」研究人員介紹:「在掃描單元(scan cell)中,可透過進一步對ILS區段的排列組合,來降低交換式電源的消耗。這種方式也允許使用者選擇所需ILS區段的數目,來達到所需的連線成本,測試應用時間和故障覆蓋率。」

新提出的ILS架構佈線應用設計技術,可解決觸發器物理位置,並提供故障覆蓋率和測試應用時間/測試資料量以及連線消耗之間的折衷。

(參考原文:Researchers propose new design technique)

(K.C. Krishnadas)




投票數:   加入我的最愛
我來評論 - 印度研究人員研發可提升錯誤覆蓋率的電...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首