Global Sources
電子工程專輯
 
電子工程專輯 > 測試與測量
 
 
測試與測量  

低功耗製造測試設計──第一部份

上網時間: 2008年01月29日     打印版  Bookmark and Share  字型大小:  

關鍵字:DFT  ATPG  SoC 

完全的數位電路測試方法通常能將動態功耗提高到遠超出其規格定義的範圍。如果功耗足夠大,將導致晶圓檢測或預老化(pre-burn-in)封裝測試失效,而這需要花大量的時間和精力去除錯。當在角落條件(corner conditions)下測試超大規模SoC時這個問題尤其突出,甚至會使生產線上出現不必要的良率損失,並最終減少製造商的毛利。

避免測試功耗問題的最佳途徑,是在可測試性設計(DFT)過程中結合可感測功率的測試技術。本文將首先介紹動態功耗與測試之間的關係,以說明為何現階段功率管理較以往任何時候都更迫切;而後將介紹兩種獨特的DFT技術,它們利用了ATPG技術的優點,可自動產生低功率製造性測試。

測試功率

掃描ATPG演算法的最佳化可減少向量的數量,這意味著各向量都盡可能地提高了失效覆蓋率。掃描圖案(scan pattern)中用於設置和傳播目標失效的位元被稱為關注位元(care bit),剩餘的位元則隨機填充,以檢測關注位元無法明確指定的其它失效。各掃描圖案中的關注位元和隨機填充位元都會引起邏輯狀態的轉變,因而對元件的寄生電容器進行充放電。這種現象將導致電路在正常工作條件下消耗的動態功率有所增加。

會影響元件測試的動態功耗有兩種:峰值功率和平均功率。峰值功率,有時也稱為‘瞬時功率’,是在很短時間內(例如系統時脈上升沿/下降沿後緊跟著的時脈週期的一小部份)消耗的功率總和。峰值功率反映了元件中節點開關的活動水準,因此同時從一個邏輯狀態切換到另一個狀態的節點數量越多,峰值功率就越大。

掃描測試能使元件的峰值功率增至任務模式下向量消耗水準的20倍。顯著的開關電流有可能導致軌訊號塌陷(rail collapse)噪音的產生:沿著掃描鏈(scan chain)移位至電路的位元丟失,導致測試儀上的向量失配。開關電流通常不至於如此惡劣,但仍會引起軌訊號下跌,因為IR壓降沿電源軌增加的同時也導入了電路延遲。在某些情況下,掃描數據可能無法到達掃描鏈中的下一級電路,導致測試程式失效。移位模式下的軌訊號下跌通常可透過充分降低掃描移位頻率來解決,因為這樣能讓掃描訊號在角落條件下有足夠的時間滿足移位循環定時。然而,降低掃描移位頻率會延長測試儀的測試時間,增加了量產時的測試成本。

即使向量被成功掃描,但在發送/擷取時序(以下稱為‘擷取模式’)中的峰值功率也會引起足夠大的IR壓降延遲,並導致邏輯值在擷取窗口未能正確轉換以及元件在該向量下的失效。雖然這個問題與固定型(stuck-at)和轉換延遲測試都有關係,但在與延遲有關的實速測試向量中更加常見。在擷取模式下的IR壓降問題以及在移位模式下的電源軌垂落問題,可透過電源軌系統的冗餘設計解決,這種設計方法可以適應掃描測試中增加的開關活動量。不過增加電源和地軌的寬度會增加電路面積,如果有更好的方法控制峰值測試功率就最好不要用這種方法。

平均功率是在多個時脈週期內平均的功耗,例如在掃描輸出上一向量響應的同時而將單個激勵向量掃描進設計所需的成千上萬個週期。掃描測試可將元件中的平均功率提高到任務模式向量時的2~5倍。過高的平均測試功率將在晶片上產生諸如‘熱區’等熱問題,進而損壞元件。因為平均功率直接正比於頻率,因此可以在掃描移位期間選擇足夠低的移位頻率對平均功率進行控制以避免該問題。如上所述,降低掃描移位頻率也可能導致更高的測試成本。

平均測試功率在測試儀上相對容易管理,因此目前大多數與功率相關的測試問題來源於過高的峰值功率。在測試過程中,能同時減少峰值功率和平均功率的方法正成為目前半導體和設計自動化產業研究的焦點。

圖1:觸發器活動
圖1:觸發器活動

功率管理的重要性

測試過程中的功耗管理正變得越來越重要,因為最新的製造製程可能使設計製造包含數十萬甚至數百萬個掃描觸發器。大部份觸發器會在掃描測試期間同時開關,而這將增加峰值功率,並使前述中的IR壓降延遲劇增。

另外,由於65nm及以下製程的缺陷密度(defect density)有所提高,產量因而也有所下降。為了補償產量不足並保持可接受的品質水準,製造商開始轉向使用超高解析度實速測試來檢測元件中微小的延遲缺陷。過去,使用標準轉換延遲測試無法檢測到奈米級缺陷;而使用小延遲缺陷ATPG的增強型定時解析度測試已被證明能有效地檢測出奈米級缺陷。然而,相對標準等速測試方法而言,該技術需要對測試期間產生的峰值電流所引起的附帶延遲有更嚴格的控制。

總之,當更多奈米缺陷出現時,大規模SoC需要依賴先進的實速ATPG技術維持高測試品質,而這一趨勢正驅使人們在DFT流程中使用可感測功率的測試技術。

功率預算的表示

觸發器開關活動與節點開關活動高度相關,其動態功耗反映了節點開關活動。因此,被認為可避免測試引起之功率相關故障的一種有效方法,是在掃描測試期間充分地減少觸發器開關活動,對製造元件的IR壓降行為進行詳細案例研究有利於這種觀測。因此,功率降低技術的目標是充分減少觸發器的開關活動,以便良好的元件能在角落條件下通過所有掃描ATPG測試。注意,我們無需最小化開關活動,只需將它減至與應用任務模式向量時觀察到的開關速率相當的水準。

為了便於描述,假設將大量任務模式向量應用於一個設計,並發現峰值觸發器開關活動量為觸發器總數的26%。如果我們產生掃描ATPG向量,並追蹤對應於特定開關速率的向量數位,我們可能會觀察到與圖1中灰色分佈相似的情況。由於峰值和平均開關速率超過26%,因此相對正常元件工作而言掃描測試會增加IR壓降延遲。

然而,如果我們採用相關技術降低測試期間的功耗,我們就能有效地將這種分佈向左移。在圖1中重疊的藍色低功率分佈區,掃描ATPG向量的峰值開關活動沒有超過功率預算,因此降低了製造測試中功率問題產生的風險。

下期將介紹兩種可以獲得低功率向量分佈的方法,它們在功率預算規定的方式上有根本的區別。

作者:Chris Allsup

行銷經理

測試自動化產品部

Synopsys公司




投票數:   加入我的最愛
我來評論 - 低功耗製造測試設計──第一部份
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首