Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

捷碼Talus及Quartz通過TSMC 40nm製程驗證

上網時間: 2008年06月23日     打印版  Bookmark and Share  字型大小:  

關鍵字:Talus  Quartz  DFM 

捷碼科技(Magma)日前表示,其Talus IC應用程式、Quartz SSTA統計分析、Quartz DFM、Quartz LVS及SiliconSmart DFM等產品,均已通過了台積電(TSMC)的Reference Flow 9.0 40nm製程技術驗證。

這些工具軟體完全支援台積電的「主動精準保證機制」(Active Accuracy Assurance Initiative),這項機制定訂了台積電旗下所有設計生態夥伴在精準方面的共同標準。透過捷碼科技的軟體及台積電的Reference Flow 9.0,設計工程師可以在40奈米設計大幅提升從規範到試產(tapeout)的效能。

捷碼科技的軟體與Reference Flow 9.0特別針對台積電40奈米製程技術所面對的設計新挑戰,全新的功能包括支援「統一功率管理格式」(Unified Power Format,UPF)、透明化的半節點設計、晶片上變異性(on-chip variation,OCV)的全新統計分析功能,以及階層的DFM能力。

Talus Power Pro結合了捷碼科技的IC應用程式系統,能執行與Reference Flow 9.0相關的所有功率縮減創新技術。傳統的方式需要多種工具,並使用自訂的技術才能執行功率管理,而Magma系統則截然不同,在整個RTL-to-GDSII流程中,能在功率與時序之間持續進行作業中(on-the-fly)進行權衡,能確保Talus Power Pro支援UPF格式。

Reference Flow 9.0具備透明化的半節點設計,能夠支援最新的40奈米製程技術。由於Magma軟體緊密整合並以統一資料模型為基礎,因此能夠將新錯誤的發生減到最低,並讓半節點的設計清楚交遞(handoff)。

此外,捷碼也與台積電共同開發了統計靜態時序分析(statistical static timing analysis,SSTA)方法,降低多餘的設計差數,優化設計效能,並增加良率。SSTA方法以捷碼科技的Quartz SSTA為基礎,支援全域(晶粒間)及隨機(細胞內)製程變異、合成電源流(composite current source,CCS)模型、統計洩漏分析(statistical leakage analysis)與統計最佳化,以及源自於統計分析的特定設計晶片上差異。

捷碼表示,製造40nm以下的晶圓極其複雜,因此代工廠必須採用額外的製程資料,以改善模型的精確度。捷碼科技根據模型特徵表徵的SiliconSmart DFM、設計應用的Talus Vortex及先進模型式DFM的Quartz DFM,提供了詳盡的特徵表徵到可製造性設計(DFM)流程。

捷碼科技所提供的整合式流程,結合了模型式(model-based)與規則式(rule-based)兩種方法,以反應出較佳的差異性,並將系統及參數的良率損失減至最低。藉由這項流程,使用者可精確預測、預防並改正DFM相關的問題,加速試產、提高良率,並降低設計出錯的可能。另外,在實作流程內執行「簽核精準」(sign-off-accurate)DFM符合性檢查,也簡化了從交遞到製造的過程。

Reference Flow 9.0的新功能

Reference Flow 9.0另有新功能,亦即由捷碼科技提供的各式實體及電氣DFM解決方案,不僅影響台積電的先進DFM模型化,也因應製程變異的潛在性參數效能改變。Quartz LVS則支援全新表格式(table-based)的DFM-LPE萃取流程,能準確產生電晶體參數,將製造的影響納入考量,包括矽晶圓可印性(silicon printability)。

捷碼科技「化學機械研磨法」(chemical mechanical polishing,CMP)的厚度式(thickness-based)萃取,採用全新的TSMC VCMP引擎,而「厚度到電器」(Thickness-to-Electrical,T2E)流程則提供特性尺寸(網格內)的精確度,另外,全新T2E Detector能夠補強現有的VCMP符合性檢查。

其Quartz DFM與一套經過台積電認證的平板印刷模擬器,共同驅動強化的TSMC「形狀到電器」(Shape-to-Electrical,S2E)引擎,提供矽晶圓準確的Leff及Weff電晶體模型。

捷碼表示,結合了這道以Quartz LVS的LPC到時序流程,除了提供獨特的Electrical-DRC (eDRC)能力以外,還提供了使用簡便的IP開發工具回饋。Talus Vortex內部的整合,透過流程初期所預期的DFM議題縮短設計週期,結果不僅改進設計的強韌性,也增加了良率。





投票數:   加入我的最愛
我來評論 - 捷碼Talus及Quartz通過TSMC 40nm製程驗...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首