Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

eInfochip推出兩款設計IP核心

上網時間: 2008年07月23日     打印版  Bookmark and Share  字型大小:  

關鍵字:CCIR656  SPI4.2  ITU 

為了減少網路介面與視訊監控晶片開發時間及成本,eInfochips公司發表了2款設計IP核心。新款IP核心是該公司在發佈其驗證核心後一個月內所推出,該公司將用以補充市場對於高速匯流排協議以及視訊處理核心的成長需求。

這兩款新IP核心相容於光互連網路論壇(Optical Internetworking Forum,OIF)的SPI4.2設計IP(系統封裝介面Level 4,Phase 2)以及其他ITU規格。eInfochip宣稱,SPI4.2設計IP是一款可配置的建置方案,專用於高速網路介面在SPI 4.2 IP核心外部處理佇列(queuing)、排程(scheduling)、仲裁(arbitration)和信用管理(credit management)等作業而設計。

CCIR656設計IP可為顯示器控制晶片提供一個視訊介面,並支援具有525和625條線路的交錯式掃描TV顯示器,如數位監控系統、數位相機以及具備視訊功能的高階手機。

eInfochips的行銷總監Nirav Shah表示:「該核心還包含了經驗證的RTL碼(Verilog)、合成描述、計時限制以及設計規格。」





投票數:   加入我的最愛
我來評論 - eInfochip推出兩款設計IP核心
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首