Global Sources
電子工程專輯
 
電子工程專輯 > 記憶體/儲存
 
 
記憶體/儲存  

邁向性能新境界 三星56nm DRAM架構揭密

上網時間: 2008年12月24日     打印版  Bookmark and Share  字型大小:  

關鍵字:DRAM  SEG  RCAT 

三星公司在80nm製程時實現了10.4Mb/mm2的儲存密度,並在68nm製程時提升到14.7Mb/mm2。根據規劃及期望中的0.019μm2單元尺寸,採用56nm的DRAM可望達到20Mb/mm2,並能在單一晶片上實現2Gb的記憶體容量。

三星公司持續其於密度發展道路方面的能力是無庸置疑的。從80nm到68nm的製程變化中,三星公司正積極地將感測放大電晶體閘極長度從0.22μm調整到0.12μm。三星在56nm節點採用了浮層源極/汲極電晶體,並因而使得NMOS驅動電流達到了440μA/μm。這一性能層級將使設計者可選擇繼續減少面積,或者針對更高性能而實現最佳化。

在三星公司的56nm DRAM上市後,Semiconductor Insights公司就能確認三星能否實現先前所做的承諾。除了像金屬觸點和鎢覆層字元線這種直接簡單的結構以外,後續將展開的調查工作是檢視三星公司在VLSI 2007論文中所提及的關鍵細節。Semiconductor Insights公司將利用奈米探測技術來測試存取電晶體的驅動電流和漏電流性能,並將利用掃描電容器顯微(SCM)技術為S-RCAT進行2D載子剖析,以揭示實現三星提高驅動電流的技術細節。

在56nm節點以後,我們可預期DRAM將邁入一個嶄新的境界。三星公司在90nm DRAM時採用RCAT結構,成為第一個導入3D電晶體的廠商。海力士(Hynix)公司雖然也生產類似的元件,但在VLSI 2008大會上,海力士公司宣佈將在3D電晶體技術──多年來受到熱烈討論的FinFET方面更進一步發展。三星公司則展示一款32nm製程節點的快閃記憶體用FinFET元件。據此而論,業界可望在海力士的DRAM中最先看到FinFET的身影,然後是三星的快閃記憶體晶片。

圖1:電子顯微鏡下的三星68nm DRAM字元線佈局平面圖。
圖1:電子顯微鏡下的三星68nm DRAM字元線佈局平面圖。

表1:使用堆疊式電容器單元的DRAM供應商比較。表2:三星公司80/68/56nm製程DRAM元件架構比較。
表1:使用堆疊式電容單元的DRAM供應商比較。表2:三星公司80/68/56nm製程DRAM元件架構比較。

作者: Don Scansen

半導體技術分析師

Semiconductor Insight公司


 First Page Previous Page 1 • 2



投票數:   加入我的最愛
我來評論 - 邁向性能新境界 三星56nm DRAM架構揭...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首