Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

智原0.13um miniIO節省40%的晶片面積

上網時間: 2009年03月20日     打印版  Bookmark and Share  字型大小:  

關鍵字:miniIO  IO pad  cell 

智原科技(Faraday Technology)發表0.13um的創新IO--miniIO。相較於一般IO pad,miniIO可大幅節省所需要的面積。同時,在兼具穩固的ESD效能情況下,仍能保有相同的程式化IO功能。智原的miniIO已經通過完整的矽驗證,並開始供應給IC設計廠商。

而除了大幅節省晶片面積之外,智原的miniIO亦符合封裝廠一向最嚴苛的pad間距作業標準:交錯miniIO僅達25um的cell寬度,所以十分適合運用在許多pad-limit的設計上,尤其是目前日趨精密與複雜的系統單晶片(SoC)設計。此外,miniIO的低輸入/輸出電容器更可降低IO的切換功率,進而減少整體功率損耗,達到更高的速度。

智原的0.13um miniIO現已可對外供應,並支援BOAC。90nm miniIO將於4月間推出;65nm/55nm則會在6月問世。





投票數:   加入我的最愛
我來評論 - 智原0.13um miniIO節省40%的晶片面積
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首