Global Sources
電子工程專輯
 
電子工程專輯 > 放大/轉換
 
 
放大/轉換  

採用電容式數位隔離器進行設計

上網時間: 2009年09月09日     打印版  Bookmark and Share  字型大小:  

關鍵字:隔離器  EMC  PCB 

電子設備在使用及設計上的安全性規範不斷更新,使得電震隔離器(galvanic isolator)幾乎成為所有資料擷取及資料傳輸系統的必備元件。感應器及致動器內潛藏著危險的高壓電,若要將控制系統的低電壓電路從中隔離出來,使用數位隔離器是其中一種方法。

為了簡化隔離系統的設計,本文將說明電容式數位隔離器的基本功能與隔離器在訊號路徑中的位置,並且提供能成功設計出電路板的重要建議。

基本功能

圖1為電容式數位隔離器的簡明示意圖,其中包含一個高速及一個低速的訊號路徑。高速路徑(藍色)傳輸介於100kbps至150Mbps的訊號,而低速路徑(橘色)則傳輸介於100kbps至DC的訊號。

圖1:電容式數位隔離器簡明示意圖。
圖1:電容式數位隔離器簡明示意圖。

藍色路徑中處理的高速訊號會被電容式隔離障礙界定為快速暫態,後續的正反器(FF)會接著將暫態轉換成與輸入訊號同形狀、同相位的脈衝,而內部監視計時器(WD)則會檢查高速訊號邊緣的固定出現次數。對於低頻率輸入訊號,連續訊號邊緣的持續時間會超出監視計時視窗之外,這使得監視計時器必須將輸出切換的位置從高速路徑(位置1)變換至低速路徑(位置2)。

低速路徑處理的功能元件比高速路徑多。由於低頻率輸入訊號需要隔離障礙才能承受大電容,因此輸入訊號被用來對內部震盪器(OSC)的載波頻率進行脈衝寬度調變(PWM)。這會創造出夠高的頻率,以便通過電容障礙。由於輸入已經過調整,因此需要低通濾波器(LPF)來移除實際資料的高頻率載波,防止此載波傳導至輸出。

訊號鏈中的位置

數位隔離器分為單通道、雙通道、三通道及四通道裝置等型制,可用於單向及雙向操作。其中的共通點包括:未遵循任何特定介面標準;使用3V/5V邏輯切換技術;僅能利用電流來隔離數位單端(SE)資料線路。

最後一點可說是設計方面的限制,圖2顯示如何隔離低電壓SPI、高電壓RS232、差動USB及差動CAN/RS485等多種介面,不過,所有介面都需要將數位隔離器放置在隔離介面的單端3V/5V部分中。

圖2:數位隔離器必須放置在隔離介面的單端部分中。
圖2:數位隔離器必須放置在隔離介面的單端部分中。

由於數位隔離器的升高與降低時間為1至2奈秒,所以長訊號線很可能出現訊號反射,原因是長訊號跡線的特性阻抗不符合隔離器輸出的來源阻抗。因此,建議將隔離器放置在其對應資料槽與控制器、驅動器、接收器與收發器等資料來源的附近。對於無法做此配置的設計,則必須使用控制的阻抗傳輸線。

PCB設計要點

針對數位電路板,請使用標準FR-4環氧玻璃做為PCB材質,因為這種材質符合UL94-V0需求,而且相較於低成本的材質,它能夠減少高頻率下的介電受損、降低濕度吸收、增加強度及硬度,並在可燃性方面提高自行熄滅的能力。

為了完成低EMI PCB設計,建議至少使用四層堆疊(圖3),其由上至下的堆疊順序如下:高速訊號層、接地平面、電源平面及低頻率訊號層。

圖3:建議的四層堆疊。
圖3:建議的四層堆疊。

分佈在頂層的高速訊號跡線能夠確實連接隔離器及對應的驅動器,而且必須將訊號跡線的長度縮短,並避免使用過孔,進而將跡線電感降至最低。

在高速訊號層下加入固定接地平面可確實達到接地層及訊號跡線之間的電耦合,這會對傳輸線路間的相互連接產生控制的阻抗,並且大幅減少電磁干擾(EMI),而且固定接地平面可以做為回流電流的絕佳低電感路徑。


1 • 2 Next Page Last Page



投票數:   加入我的最愛
我來評論 - 採用電容式數位隔離器進行設計
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首