Global Sources
電子工程專輯
 
電子工程專輯 > 製造/封裝
 
 
製造/封裝  

台積電PowerTrim技術助LSI降低產品漏電耗能

上網時間: 2010年01月08日     打印版  Bookmark and Share  字型大小:  

關鍵字:台積電  降低功耗技術  PowerTrim 

晶圓代工大廠台積電日前宣佈,該公司客戶美商巨積(LSI)使用台積電65奈米低功耗製程的降低功耗(PowerTrim)技術,有效減少下一世代產品的總漏電耗能達25%以上。台積電這項降低功耗的技術與服務獲得Tela Innovations獨家專利授權,是將設計技術與先進半導體製程巧妙整和的創新技術,能有效降低每個產品的漏電耗能。

降低功耗軟體(PowerTrim Software)分析巨積公司的設計,並些微增加在對時序較不敏感的路徑上的閘極長度,以代替本來的元件。而閘極長度的增加,將使漏電功耗成指數型的遞減,是以這些細微的調整會有相當可觀的影響。

美商巨積產品及測試工程暨網路元件處處長Norm Lawrence表示:「低功耗與高效能是我們產品成功的關鍵,藉由和台積電密切的合作並採用Tela Innovations的降低功耗技術,我們的產品減少了超過25%的漏電耗能,有效改善漏電的良率分布。」

台積電降低功耗服務藉由臨界尺寸(Critical Dimension)的微調技術,分析產品設計,並在對時序較不敏感的路徑上將閘極長度調整為合適的大小,同時有效節省對時序較不敏感的路徑上的電晶體耗能,而不影響晶片的性能。

此閘極臨界尺寸微調屬於光學臨近效應修正(Optical Proximity Correction)的一部分,並不影響元件或晶片尺寸。因此,降低功耗服務能在不影響晶片性能及尺寸下,有效的大幅降低漏電耗能,同時亦能大幅降低漏電耗能變異性,進而改善元件參數良率。

台積電降低功耗服務可與其他降低漏電的技術如multi-Vt cell libraries、reverse body biasing、 header/footer sleep switches、與voltage islands等相容,可進一步減少漏電並強化節能效果,較臨介高壓電晶體的表現為佳。





投票數:   加入我的最愛
我來評論 - 台積電PowerTrim技術助LSI降低產品漏電...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首