Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

台積電計劃2013年初推出3D IC組裝服務

上網時間: 2012年02月06日     打印版  Bookmark and Share  字型大小:  

關鍵字:3DIC  TSMC  COWOS  實體設計  晶圓 

台積電(TSMC)歐洲公司總裁 Maria Marced 透露,該公司計劃在2013年初推出 3D IC 組裝服務。這項技術最初在台積電內部被命名為COWOS,是‘chip on wafer on substrate’的縮寫。

Marced表示,台積電花費了一年的時間來取得所需的實體設計工具和EDA的支援,以便讓客戶能運用其COWOS技術進行設計。

台積電正與賽靈思(Xilinx)等公司合作,使用的矽中介層(silicon interposer)來整合多顆晶粒。這些‘第一批’3D晶片客戶可以依照自己的選擇,決定是否繼續和外部的封裝夥伴合作。然而,當台積電開始提供 3DIC 服務後,許多客戶的3D組裝作業便會在台積電內部完成。

一些行動應用處理器公司,包括高通(Qualcomm)和ST-Ericsson等,都對3D IC封裝相當感興趣,特別是在使用wide I/O DRAM部份,因為普遍預期這將能緩解頻寬問題並降低能耗。

Marced表示,在一顆元件上整合多顆晶粒的概念,早已應用在過去針對行動應用的多晶片封裝(MCP)記憶體中,但未來這種整合的晶片製造方法,很可能會改變邏輯積IC和SoC設計的性質。設計師將能運用截然不同的最佳化製程,並結合矽穿孔(TSV)等最新製造技術,開發出各種不同功能的晶片。台積電已率先針對3DIC堆疊開發了TSV技術。

Marced指出,未來毋須使用最先進的邏輯製程,就可望在應用處理器中整合大量的非揮發性記憶體或wide I/O DRAM。

“我們相信,有一種方法能夠實現更好的性能,同時節省功耗和減小晶片尺寸,這就是先進封裝技術,”Marced說。開發人員可以在採用28或20nm製程的應用處理器上,堆疊採用40nm技術的嵌入式快閃記憶體。

目前尚不清楚台積電是否準備組裝來自不同供應商的晶粒,如將來自專業記憶體製造商的記憶體晶粒在其3DIC組裝服務中進行整合。

3DIC技術將為晶片組裝領域帶來的變動,也可能讓台積電在未來提供一些可應用在3D堆疊中的標準晶粒,並成為該公司IP產品系列的一部份。“確實有可能再發展一些IP,不過,我們對於可能會和客戶產生衝突的部份都非常謹慎。我們的一貫立場,就是作為一家純晶圓代工供應商,”Marced說。

編譯: Joy Teng

(參考原文: TSMC plans 3-D IC assembly launch early in 2013,by Peter Clarke)





投票數:   加入我的最愛
我來評論 - 台積電計劃2013年初推出3D IC組裝服務
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首