Global Sources
電子工程專輯
 
電子工程專輯 > 製造/封裝
 
 
製造/封裝  

偏離摩爾定律 晶片微縮腳步漸緩

上網時間: 2012年03月23日     打印版  Bookmark and Share  字型大小:  

關鍵字:代工  28nm  閘極  14nm  FinFET 

半導體產業正在面臨一項挑戰,即每兩年微縮晶片特徵尺寸的週期已然結束,我們正在跨入一個情勢高度不明的階段。業界目前面臨的幾項關鍵挑戰都顯示,晶片微縮的路程愈來愈艱困了。

1. 晶圓代工廠量產32/28nm晶圓的週期延長到了三年左右。2009年,45/40nm晶圓佔代工廠營收比重僅10%;而2012年第四季,32/28nm占代工廠營收比重也是10%。

2. 在32nm量產2年多以後,22nm的FinFET才宣佈將邁入量產。FinFET是一項極具挑戰性的技術。英特爾在這方面的研究相當卓越,但仍需克服許多挑戰,才能支援新一代SoC所需的多閾值電壓和多VDD位準。

3. 與28nm製程相比,下一代20nm平面CMOS將面臨更多的容差控制挑戰。這可能帶來重大影響──20nm的每閘極成本將高於28nm。


圖1:每閘極成本。

由於每閘極成本很可能會升高,因此,在邁向下一代製程時要做的工作實際上還有很多,這會再延長設計完成的時間。另外,14nm世代的每閘極成本也可能比28nm來得高。

4. 20nm以後的下一步是什麼?半導體產業正致力於開發14nm FinFET。他們確實能開發出來,但在製造上會面臨更多挑戰,包括階梯覆蓋(step coverage)、FIN尺寸的控制、在多個層上使用雙重圖形(double patterning),甚至需要使用四重圖形等。

此外,EUV技術顯然不會在2014~2015年就緒,所以業界仍得繼續使用193nm工具。而最近檢視28nm生產線的問題也顯示,許多技術正在逼近極限。

另一個關鍵問題是FinFET能否實現晶片上的多VDD位準和多閾值電壓。

業界要做的工作很多,必須開發新的元件庫、IP必須過渡到FinFET架構、必須測試晶片的運作,還要確保能夠量產。在14nm世代,複雜的晶片將花費2億~5億美元的設計成本,即使是返工也必須花費2,000萬~5,000萬美元。更不用提設計失敗的成本了。

更重要的是,直到2016或2017年,看來都不會有英特爾以外的公司量產14nm FinFET。要達到量產階段,就必須確保能達到比前幾代技術更低的功耗,以及更更的每閘極成本。

而在14nm以後,還會面臨全新的挑戰(EUV、450mm、碳奈米管等)。半導體產業必須瞭解艱鉅的挑戰會不斷迎面而來,而且朝更小特徵尺寸轉移的時間也會不斷延長。

這代表整個供應鏈,包括模具供應商、光罩廠商、代工廠、IC設計公司和電子產品製造商都必須進行調整。

從硬體角度來看,蘋果(Apple)這次推出新一代iPad時所做的最主要調整,只有更高解析度的顯示器罷了。

對晶圓供應商來說,若他們不做出相應調整,那麼每月10,000片晶圓,高達10億美元的成本,是非常驚人的。

本文作者Handel Jones是市場調查暨顧問公司International Business Strategies Inc.的創辦人兼CEO。

編譯: Joy Teng

(參考原文: Feature dimension reduction slowdown ,by Handel Jones)





投票數:   加入我的最愛
我來評論 - 偏離摩爾定律 晶片微縮腳步漸緩
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首