Global Sources
電子工程專輯
 
電子工程專輯 > 嵌入式技術
 
 
嵌入式技術  

將音訊編解碼器整合進新一代SoC的技術挑戰

上網時間: 2012年07月11日     打印版  Bookmark and Share  字型大小:  

關鍵字:SoC  音訊編解碼器  音訊  IP  類比電路 

將功能轉移到數位域

在智慧手機或平板電腦中,在音訊編解碼器上可能存在三個數位宿主。一個是基頻處理器,它處理語音訊號並送至蜂巢式射頻用來發送和接收。第二個是應用處理器,它處理智慧手機記憶體上的媒體文件。第三個是藍牙射頻,它無線連接立體聲耳機。

每個音訊訊號都工作在不同的時脈域。第一個,工作在通常是13MHz的射頻時脈。第二個,可能工作在480MHz的USB時脈。第三個,可能工作在16MHz,即藍牙晶片的典型工作頻率。這樣一個系統內的音訊編解碼器不僅橋接了數位域和域,它同時還橋接了數位生態系統中的不同時脈域。

典型的音訊編解碼器將若干訊號源連接在一起並輸出到一個單一的數位宿主(digital host)。然而,在目前有眾多數位宿主的系統中,每個數位宿主都有其自己的時脈域且往往互相並不同步。因此,將大多訊號控制(音量、混合和交換)移到數位域,使ADC和DAC盡可能地接近終端就很有好處(圖7)。


圖7:借助多個數位音訊宿主的基於數位化的音訊處理。

借助將更多的訊號處理從域轉到數位域,音訊編解碼器可以增加遵循摩爾定律的數位電路的百分比並減少不那麼隨製程的縮小而減少的電路比例。這將導致一種新的以數位為中心的架構,其中,所有的訊號處理在數位模組實施;而其週邊是電路,不僅包含數據轉換器,還包含非同步採樣率轉換器(ASRC)以匹配輸入時脈域。

本文小結

隨著行動多媒體SoC縮小到28nm製程技術,整合音訊編解碼器功能的挑戰就變得更加棘手。系統架構師和SoC設計師必須考慮到如下五個重點事項:

先進節點所增加的矽成本。與65nm製程相較,先進製程節點增加的晶圓成本要求將音訊編解碼器的面積減少25%。

音訊編解碼器隨製程縮小而減少的限制。對28nm技術來說,音訊編解碼器設計中對I/O元件的使用限制了在保持相同性能的前提下,減少晶片面積的能力。

電源電壓制約了輸出驅動器的性能。以1.8V電壓驅動音訊輸出訊號,會限制輸出驅動的性能。

為揚聲器驅動器在系統內找到合適的位置。揚聲器驅動器是將音訊編解碼器整合進28nm技術所遭遇的最具挑戰性的工作。為揚聲器驅動器功能找到合適的系統劃分對最佳化整體性能至關重要。

將功能轉移到數位域。可對音訊編解碼器架構進行改造,通過用數位域實現更多功能,以充分分享數位域隨28nm製程技術的縮小而減少帶來的好處。


 First Page Previous Page 1 • 2 • 3



投票數:   加入我的最愛
我來評論 - 將音訊編解碼器整合進新一代SoC的技術...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首