Global Sources
電子工程專輯
 
電子工程專輯 > 嵌入式技術
 
 
嵌入式技術  

利用MATLAB與Simulink演算法開發FPGA原型實務解析

上網時間: 2012年08月16日     打印版  Bookmark and Share  字型大小:  

關鍵字:MATLAB  Simulink  FPGA  演算法  ASIC 

作者:Stephan van Beek

Sudhir Sharma

MathWorks公司

隨著現今FPGA和ASIC複雜度的日益增加,工程師發現僅使用HDL模擬器進行驗證,將無法有效而及時地全面測試系統層級的設計要求。

現今許多工程師使用FPGA來加速演算法和原型化,使用FPGA處理大量測試資料,讓工程師在現實世界的情況下,快速進行演算法與架構間的權衡評估(tradeoffs)及設計測試,而不須耗費大量時間在HDL模擬器上。系統層級設計和驗證工具諸如MATLAB和Simulink,則能幫助工程師們瞭解在FPGA上快速原型化其演算法的益處。

本文介紹了利用MATLAB和Simulink進行FPGA原型開發所採用的模型化基礎設計(Model-Based Design)最佳實務。最佳實務詳列如下,並表示於圖1當中。


圖1:模型化基礎設計(Model-Based Design)用於FPGA原型開發的最佳實務。

(1) 在初期設計階段,分析定點數的量化效應,並最佳化字元長度,以產生更小、更省電的實現結果。

(2) 使用自動產生HDL程式碼技術,更快速地原型化FPGA設計。

(3) 可重複使用之系統層級與HDL協同模擬測試平台,以系統層級矩陣分析HDL的實現結果。

(4) 可重複使用之HDL驗證與協同模擬的系統層級測試平台,加速FPGA迴圈(FPGA-in-the-loop)模擬的驗證。

為何要在FPGA上設計原型?

在FPGA上原型化演算法可增強演算法在實際環境付諸實現的可信度。除了測試向量和情境式模擬的速度優勢外,工程師還可以使用FPGA原型來演練軟體功能性和合宜的系統層級功能,例如射頻(RF)和類比子系統。

更甚者,由於FPGA原型的執行速度更快,更大量的資料被使用,因而得以發現許多在模擬模型上不易發現的潛在錯誤。

使用模型化基礎設計(Model-Based Design)產生HDL程式碼,使團隊產生第一個原型的速度比手動的工作流程來得快,如圖2所示。此外,這種方法讓工程師不需等到實現階段,即能在系統層級變更其演算法,因而加速硬體疊代(iterations)的次數。


圖2:運用模型化基礎設計和手動工作流程在FPGA原型化和ASIC設計的實現時間比較。


1 • 2 • 3 Next Page Last Page



投票數:   加入我的最愛
我來評論 - 利用MATLAB與Simulink演算法開發FPGA原...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首