Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

Cadence驗證IP縮短ARM AMBA 4通訊協定驗證時間

上網時間: 2012年11月14日     打印版  Bookmark and Share  字型大小:  

關鍵字:驗證  AMBA  IP  CoreLink  通訊協定 

益華電腦(Cadence Design Systems, Inc.)宣佈,許多驗證專案都採用 ARM AMBA 通訊協定設計 Cadence 驗證IP (VIP),堪稱為最普及的 AMBA 驗證解決方案。CEVA, Inc.、智原與海思半導體等客戶運用 Cadence SoC 驗證用 VIP 方案中的 AMBA 協定設計Cadence VIP方案,可將耗時好幾個月的驗證時間表縮短為只需幾週時間,而且更成功地設計實現更先進的ARM技術。

Cadence益華電腦與ARM密切合作,且將其 VIP 解決方案運用 AMBA 4 通訊協定並支援 ARM CoreLink CCI-400 Cache Coherent Interconnect 與 CoreLink NIC-400 Network Interconnect ,讓ARM與Cadence益華電腦客戶們能夠受惠於可實現、彈性化而且睥睨群雄的ARM CoreLink互通IP驗證解決方案。

「隨著ARM合作夥伴在系統單晶片(SoC)設計上的複雜性日益增加,一個能夠有效驗證SoC效能表現的方案將刻不容緩。」ARM設計促成部門總監Joe Convey表示:「周延的Cadence AMBA驗證IP解決方案能讓我們雙方共同的客戶,在採用最新ARM技術時成功地克服挑戰。這項合作也能協助我們的客戶在推出包含ARM AXI4 與 AXI Coherency Extensions(ACE)等最先進AMBA規格的下一代設計時,能持續獲得成功。」

Cadence VIP Catalog 包括模擬的、assertion-based和 accelerated VIP ,適用於普及的 AXI、 AHB 與 APB 通訊協定。此外,Cadence VIP 支援 AMBA 家族最新成員 AMBA 4 ,其中增加了5種新的介面通訊協定 ACE 實現處理器與快取同調的一致性; ACE-Lite 實現I/O資料同調一致性; AXI4 實現最高效能與電源效率; AXI4-Lite 與 AXI4-Stream 最適合於 FPGA 中的設計實現。

以ARM通訊協定為基礎的IP、子系統與SoC設計人員運用Cadence益華電腦所提供的各種驗證IP、sub-systems與SoC 設計已經大幅改善了設計品質與上市前置時間。

Cadence益華電腦與ARM並肩合作改善ACE規格,並支援所有ARM初期的ARM Cortex-A15 處理器客戶,實現了Cadence益華電腦在新規格提出當時、甚至於提出之前就完成驗證 IP 設計承諾。在規格設計階段的合作模式,使得ACE的主流採用者能夠有信心地運用驗證有效的 Cadence VIP 。





投票數:   加入我的最愛
我來評論 - Cadence驗證IP縮短ARM AMBA 4通訊協定...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首