Global Sources
電子工程專輯
 
電子工程專輯 > 處理器/DSP
 
 
處理器/DSP  

Altera和ARM發佈FPGA自調整嵌入式軟體套件

上網時間: 2013年01月14日     打印版  Bookmark and Share  字型大小:  

關鍵字:DS-5  嵌入式  FPGA  Studio 5  DS-5 

Altera公司和ARM宣佈共同開發 DS-5 嵌入式軟體開發套件,實現 Altera SoC 元件的 FPGA 自我調整除錯功能。Altera版ARM開發 Studio 5 (DS-5)工具套件經過設計,消除整合雙核心 CPU 子系統與Altera SoC 元件中 FPGA 架構的除錯壁壘。

ARM架構最先進的多核心除錯器與 FPGA 邏輯自我調整能力相結合,這一個新工具套件透過標準 DS-5 使用者介面,為嵌入式軟體發展人員提供了前所未有的全晶片視覺化和控制功能。這一個新工具套件含在Altera SoC 嵌入式設計套裝中,將於2013年上半年開始發售。

Altera SoC元件在一個元件中整合了雙核心ARM Cortex-A9 處理器和 FPGA 邏輯,讓使用者能夠在 FPGA 架構中實現使用者定義的週邊和硬體加速器,靈活的開發訂製現場可程式設計SoC型號產品。Altera目前發售其 Cyclone V SoC 元件的最初樣品。

Altera版ARM開發Studio 5(DS-5)工具套件能夠動態適應SoC中客戶獨特的 FPGA配置,跨 CPU-FPGA 邊界無縫擴展嵌入式除錯功能,統一了來自 CPU 和 FPGA 區域,以及標準 DS-5 使用者介面的所有軟體除錯資訊。這一個工具套件與 DS-5 除錯器的高階多核心除錯功能相結合,並連結 Quartus II SignalTap 邏輯分析器實現交叉觸發功能,前所未有的提高了除錯視覺化和控制功能,進而大幅度提高了效能。

對於ARM架構, ARM DS-5 工具套裝支援對執行非對稱多處理(AMP)和對稱多處理(SMP)系統組態的系統進行除錯。它透過JTAG和乙太網路除錯介面,廣泛應用於電路板開發、驅動程式開發、OS移植、裸金屬和Linux應用開發,具有Linux和RTOS感知功能。

Altera版 ARM DS-5 工具套件具有以下特性: 軟體除錯視圖包括了開發人員在FPGA架構中程式設計週邊元件,提供了整個SoC硬式核心和軟式核心週邊暫存器記憶體映射的無縫視圖。 DS-5 除錯器同時顯示 Cortex-A9 處理器核心以及在FPGA架構中實現的 CoreSight 相容訂製邏輯核心的除錯╱追蹤資料。

Altera USB Blaster JTAG 除錯纜線支援 DS-5 除錯器和其他Altera採用 JTAG 架構的工具,這些工具適用於Altera SoC元件。支援 FPGA 架構中訊號事件的非置入式採集和查看,這些事件與軟體事件和處理器指令蹤跡在時間上相關聯。

支援 CPU 和 FPGA 邏輯區域之間的高階訊號層級硬體交叉觸發,實現了跨域硬體╱軟體協同除錯。包括 DS-5 流線性能分析器,使得來自 SoC 和 FPGA 的軟體執行緒和事件資訊與硬體計數器相關聯,可發現系統層級瓶頸並進行校正。





投票數:   加入我的最愛
我來評論 - Altera和ARM發佈FPGA自調整嵌入式軟體...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首