Global Sources
電子工程專輯
 
電子工程專輯 > 記憶體/儲存
 
 
記憶體/儲存  

IMEC推動<20nm NAND快閃記憶體微縮

上網時間: 2013年06月25日     打印版  Bookmark and Share  字型大小:  

關鍵字:NAND  快閃記憶體  微縮  電介質  20nm 

比利時微電子研究中心IMEC的研究人員們已經開發出一種奈米級的氧化鋁鉿電介質(HfAlO/Al2O3/HfAlO)堆疊,這種具氮化矽/氮化鈦混合浮閘的閘間電介質可用於平面 NAND Flash 結構中,並可望推動 NAND 快閃記憶體在20nm及其以下先進製程進一步微縮

IMEC表示,這種高-k/低-k/高-k的三層結構能夠讓數據具有「出色的保留與持久性」。雖然IMEC並未明白指出實際的數字,但一般認定10^5次讀寫週期是NAND快閃記憶體的實際下限,而10年的保存時間則是大多數非揮發性記憶體的標準要求。

NAND flash 記憶體在20nm節點過渡到平面結構。由於記憶體單元間距的緊密度使其必須採用平面結構以避免包覆浮閘週圍的控制閘。然而,平面單元也因此造成控制閘與浮閘之間的耦合減少,而使得編程與讀取困難。

IMEC指出,透過這種三層閘間電介質的結構,可讓編程/擦除窗口開放到18V。電介質厚度縮小,使得這種材料可望在20nm及其以下更先進製程時進一步微縮2D NAND 快閃記憶體。

採用具非晶態A1203中間層的25nm厚堆疊(10-5-10),IMEC為單一A1203電介質層帶來更大幅的進展。在125℃溫度時的保留測試顯示電荷損失不大。


透過穿透式電子顯微鏡檢視在混合浮閘與控制閘的TiN薄層之間具HfAlO/Al2O3/HfAlO閘間電介質的閘極堆疊。(來源:IMEC)

編譯:Susan Hong

(參考原文:IMEC helps scale NAND flash below 20-nm,by Peter Clarke)





投票數:   加入我的最愛
我來評論 - IMEC推動<20nm NAND快閃記憶體微縮
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首