Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

晶片疊疊樂:3D IC的藝術

上網時間: 2013年12月02日     打印版  Bookmark and Share  字型大小:  

關鍵字:3D IC  裸晶  SiP  厚度  藝術 

在這篇文章中,筆者將介紹各種不同型態的 3D IC 技術,由最簡易的開始到目前最先進的解決方案。不過當我們開始探討3D IC,第一件事情就是要先問自己:「我們是想要透過3D達成什麼目的?」這個問題並不無厘頭,因為3D對不同的人來說可能代表的東西也不同。

舉例來說,3D IC的初期型態之一(目前仍應用於一些特定領域),是將功能相同的裸晶──如記憶體──結合在一起,形成3D堆疊,再由兩側繞線連結,最後以系統級封裝(system-in-package,SiP)的外觀呈現。雖然下面的圖裡畫的晶片堆疊看起來有點高瘦也不太美麗,但其實每顆裸晶厚度只有0.7mm (甚至可研磨至厚度僅0.2mm)。

從兩側連結的3D晶片堆疊
從兩側連結的3D晶片堆疊

另一種常見的方式是在採用覆晶(flip-chip)技術的SiP基板上先放一顆裸晶,然後再將第二顆裸晶以打線接合方式放在最頂端,如下圖;但這兩種技術雖然都非常高明,在筆者的心目中還達不到 3D IC 的等級。

簡易的 3D IC / SiP
簡易的 3D IC / SiP

傳統2D IC與SiP

接著的討論如果我們不謹慎一些,事情可能就會變得有些棘手,所以讓我們一步步來;首先,退回去想想在傳統的2D IC與SiP階段,裸晶與或是晶粒(dice)是放置在單一平面的封裝內。傳統2D IC的配置方法常是如下圖:

傳統2D IC與SiP
傳統2D IC與SiP

為了簡單起見,我們在上圖的SiP只放了兩顆晶粒,但當然實際情況也可能是有更多顆的;此外在圖中我們是假設晶粒是以覆晶技術(有時候也可能用打線)放置在SiP基板上。在這個例子裡,覆晶錫鉛凸塊(solder bump)的直徑約只有100μm。

而我們也假設該SiP基板是一種層壓板(laminate),那是一種小型、精細的印刷電路板,有銅軌(track)與包含一定數量軌道層(tracking layer)的銅通孔。這種形式的SiP技術實在令人印象深刻,SiP基板上的軌道尺寸比矽晶粒上的軌道要大得多,這種尺寸上的差異會影響性能與功耗。此外SiP基板上尺寸較大的軌道會導致繞線壅塞,使得裸晶與裸晶之間的連結數量受限。

結合TSV的被動上主動式3D IC /SiP

再往上把複雜度提升一個等級,就是在SiP基板與晶粒之間放置矽中介層(interposer),如下圖所示,矽中介層具備矽穿孔(TSV),連結上方與下方表面的金屬層。有人將這種技術稱為2.5D,因為矽中介層算是被動元件,也就是不承載像電晶體那樣的主動元件;但這種方式也並非罕見,可稱之為被動上的主動式(active-on-passive) 3D IC /SiP。

結合TSV的被動上主動式3D IC/SiP
結合TSV的被動上主動式3D IC/SiP

在這個例子裡,晶粒以直徑約10μm的微凸塊與矽中介層接觸,同時矽中介層以直徑約100μm的常規覆晶凸塊與SiP基板接觸。矽中介層正面與背面金屬層(兩邊都有可能是多層金屬)上的軌道,是以與矽晶片上的軌道相同之製程所製作。

雖然上圖裡的矽中介層與晶粒看起來有點矮胖,但請注意它不是等比例畫的,實際上晶粒與矽中介層的厚度只有0.2mm到0.7mm左右。Xilinx的Virtex-7 2000T 就是一款4顆FPGA晶粒連結矽中介層的元件,支援相鄰晶粒之間約達1萬的連結線。

被動上的主動式3D IC / SiP 技術優點,在它是由傳統2D IC / SiP 演進而來,在容量與性能方面有大幅的提升;該技術在良率上也有優勢,因為要製作多個小型晶粒,會比製作單一大型晶粒來得簡單。但其主要缺點則是要完成以上所有程序並不那麼容易。

結合TSV的主動上主動式3D IC /SiP

再進一個等級的技術是主動上主動式(active-on-active) 3D IC / SiP,其中至少有一顆晶粒是與另一顆晶粒疊放在一起,下方的那顆是採用TSV技術,讓上方的晶粒與下方晶粒、SiP基板通訊。如下圖。因此舉例來說,我們可能有一顆記憶體晶粒連著一顆邏輯晶粒,或是一顆類比/RF晶粒與一顆數位邏輯晶粒連再一起…等等。

採用TSV的簡易主動上主動式3D IC / SiP
採用TSV的簡易主動上主動式3D IC / SiP

上圖顯示的是簡單的配置法,可能在不久的將來,我們就能看到更多顆晶粒以TSV堆疊在一起,以及數群晶粒利用矽中介層相互連結,然後這些全部都在單一SiP封裝中,如下圖;這看起來可能有點像是紐約市的大樓群,但如我們先前一再強調,那些晶粒與矽中介層的厚度都只有0.2mm至0.7mm,整個封裝會比你想像的小很多。

複雜度更高的3D IC / SiP
複雜度更高的3D IC / SiP

看了這麼多 3D IC 技術,你可能好奇這個市場到底有多大?根據市場研究機構Yole Developpement的2012年報告,2011年採用TSV技術,以3D IC或3D-WLCSP形式製作的元件(包括CMOS影像感測器、環境光感測器、功率放大器、RF或MEMS慣性感測器等)市場規模約27億美元,在整體半導體市場佔據約9%,而估計到2017年將成長至400億美元。

編譯:Judith Cheng

(參考原文: The State of the Art in 3D IC Technologies,by Max Maxfield)





投票數:   加入我的最愛
我來評論 - 晶片疊疊樂:3D IC的藝術
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首