Global Sources
電子工程專輯
 
電子工程專輯 > 光電/顯示技術
 
 
光電/顯示技術  

工程師著手推動56Gbit/s串列式互連介面規格

上網時間: 2014年05月15日     打印版  Bookmark and Share  字型大小:  

關鍵字:串列式互連  規格  乙太網路  速率  OIF 

在一場即將於德國舉行的技術會議上,產業組織「光學互連網路論壇(Optical Internetworking Forum,OIF)」的工程師們,預期將會首度公開資料傳輸速率達56Gbit/s的串列式互連介面規格提案;此規格提案將為目前正在推動的400Gbit/s乙太網路、以及未來將乙太網路速率進一步提升至1 Terabit/s的行動提供基礎。

目前最先進的網路是採用25G (bit/s)速率的串列式介面,其應用正要從實驗室走向更廣大的市場;而針對未來的乙太網路與其他網路技術,究竟該採用40G或50G等級串列式介面的爭議已經浮上檯面。

「我不認為目前市場上有足夠的題材能讓我們做出相關決定;」負責推動高速互連介面規格的OIF網路實體層/連結層工作小組主席David Stauffer表示:「有一些公司有它們的看法,但產業界尚未達成共識。」市場對於更高資料傳輸速率的需求是很明顯的,包括資料中心業者與電信營運商,已經開始高呼對Terabit等級技術的需求──然而通訊領域工程師們表示,該類技術還未達實用階段。

除了新一代串列式互連介面規格,有另外一群工程師也將在美國集會,正式展開400G乙太網路規格──IEEE 802.3bs──的訂定;他們預期將以16個25G串列式互連通道,做為新規格的起點。不過Stauffer表示:「那將會需要很多的線路與接腳;因此要實現400G乙太網路,還是需要50G等級的互連通道。」

OFI一開始將提出四種版本的56G規格,包括一種支援50公分背板走線與一個連接器的版本,一個晶片對模組(chip-to-module)的提案,以及兩種短距離規格;兩種短距離版本都是連接串列/解串器(serdes)以及交換器晶片,其中一個約佔據5公分背板空間,另一個版本則採用2.5D晶片堆疊技術、中介層(interposer)基板尺寸約僅1公分。

「中介層(晶片堆疊)技術解決方案在因應人們整合式需求上所扮演的角色越來越重要,因為交換器晶片就是沒有空間再容納串列/解串器;」Stauffer並指出,56G背板規格可能會需要全新的信令(signaling)技術,廣泛使用的不歸零(non-return to zero)方案將無法延展56G訊號以因應背板空間需求。

而OIF將會要求所有的56G提案能向後相容40G速率;至於究竟未來是40或50G等級速率將成為新基準,還得看相關技術在成本與功耗方面的條件。Stauffer表示:「人們正在尋求能達到更快資料傳輸速率、同時維持現有功耗水準的最快速途徑──在現今的趨勢下,功耗表現代表一切。」Stauffer的東家是新創公司Kandou Bus,預期將會在該場德國舉行的OIF會議上發表多個版本的提案,但到底哪一種概念會受青睞,還有待觀察。

在此同時,工程師們也持續致力於讓25G介面支援更長通訊距離;IEEE 802.3bj背板規格將在OIF的30吋規格版本上,添加前向糾錯(forward correction)技術,以支援40吋背板。對此Stauffer表示,如果背板上的訊號損失是一致的,關鍵就會是在電纜線上;一條更受控制的電纜線能支援更長的通訊距離,有些系統廠商應該就是採用這樣的方法,但不會公開。

編譯:Judith Cheng

(參考原文: Serial Links Rev Up to 56 Gbit/s,by Rick Merritt)





投票數:   加入我的最愛
我來評論 - 工程師著手推動56Gbit/s串列式互連介面...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首