Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

Cadence IP陣容及工具支援台積電ULP技術平台

上網時間: 2014年10月07日     打印版  Bookmark and Share  字型大小:  

關鍵字:IP  ULP  Tensilica  DSP  超低耗電 

益華電腦(Cadence Design Systems, Inc.)宣佈將以其功能廣泛的智財組合(IP portfolio)及數位與客製/類比工具,支援台積電全新超低耗電(ultra-low power;ULP)技術平台。 ULP 技術平台橫跨多重製程節點,可提供數種省電選擇,為低功耗高階手機與消費性應用帶來效益。

為了加速台積公司 ULP 技術平台的設計發展,Cadence正將其 IP 陣容包括記憶體、介面和類比功能的設計IP的關鍵元件遷移至此技術平台。客戶使用Cadence Tensilica 資料平面處理器(dataplane processors;DSP)將能受惠於 ULP 技術平台的各種低功耗 DSP 應用,包括影像處理、全時待命(always-on)語音和臉部辨識功能以及基頻處理。此外,在支援 ULP設計方面,Cadence的工具組合囊括了數位、類比、客製和混合訊號IC設計所需的所有產品。

台積公司設計基礎架構行銷事業部資深協理Suk Lee表示:「為了讓低功耗行動裝置與消費性產品應用能夠持續不斷地進步,客戶必須具備高效能處理技術,例如ULP技術平台。Cadence對這項技術的支援,讓我們能為我們的共同客戶提供一個完整的工具和IP生態系統,推動並加速創新設計發展。」

Cadence資深副總裁兼策略長徐季平博士表示:「ULP技術平台為解決消費性電子產品設計者目前所面臨的能源效率挑戰,邁向很重要的一步。我們在ULP技術平台上的早期投資及我們與台積公司長期合作關係,讓Cadence得以迅速地提供新一代消費電子產品設計所需的IP和工具。」





投票數:   加入我的最愛
我來評論 - Cadence IP陣容及工具支援台積電ULP技...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首