Global Sources
電子工程專輯
 
電子工程專輯 > 光電/顯示技術
 
 
光電/顯示技術  

外部元件容差對CMRR的影響

上網時間: 2015年08月07日     打印版  Bookmark and Share  字型大小:  

關鍵字:共模抑制比  運放  差模  共模  CMRR 

作者:Rishabh Sinha和Siva M,飛思卡爾半導體

共模抑制比(CMRR)是與ADC和運算放大器(OP Amp)電路有關的重要參數之一。在訊號精確度具有決定性的訊號處理過程具有重要的作用。電路的CMRR不僅取決於待測物(DUT),外部元件的容差也至關重要。容差越高,CMRR越糟糕。但容差越好的元件所要求的成本也越高。

本文從定量和定性的角度分析外部元件容差對CMRR的影響。因此,如果電路的CMRR要求是已知的,那麼這個分析將有助於在所需的性能和投資的成本之間取得一個理想的權衡折衷。

CMRR定義

CMRR被定義為差動共模增益與共模增益之比。這個參數代表了電路抑制有害共模訊號相對於可用差分訊號的能力。本文選取基本的差分Op Amp電路來解釋外部元件容差對於CMRR的影響,並使用TINA-TI模擬工具和THS4031 Op Amp進行分析驗證。

……………等式(1)


圖1:基本的差分放大器電路

與差分電路有關的增益包括:

•差動共模增益(Ad)

•共模增益(Ac)

差動共模增益是指由於兩個端子上的訊號差所產生的放大值。理想的Op Amp具有無限大的差動增益。共模增益則是由於兩個端子的共同訊號所產生的放大值。理想的Op Amp具有零共模增益。

在圖1中,V1和V2可以用差動共模和共模電壓項表示

根據給定的電路,

將它與下面的等式進行比較

……………等式(2)

從等式(2)可以看到,如果R1/R2 = R3/R4,電路將會具有很高的CMRR。這是理想中的匹配配置。然而,電阻值並不一定總是等於上述值。這種阻值與理想值之間的偏差被稱為容差。


圖2:匹配情況下相對於頻率的增益曲線(R1/R2=R3/R4)

圖2顯示了針對單位增益和電阻匹配(R1/R2=R3/R4)情況下的差動共模增益、共模增益和CMRR趨勢。在低頻段,差動共模增益為0dB,因此共模增益就是CMRR值。這時CMRR值基本上取決於OP Amp抑制共模訊號的程度。

(下一頁繼續:CMRR測量)


1 • 2 Next Page Last Page



投票數:   加入我的最愛
我來評論 - 外部元件容差對CMRR的影響
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首